利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.018 秒)

    半導體裝置
    5.
    发明专利
    半導體裝置 审中-公开
    半导体设备

    公开(公告)号：TW201711208A

    公开(公告)日：2017-03-16

    申请号：TW105107238

    申请日：2016-03-09

    申请人： 東芝股份有限公司 ,  KABUSHIKI KAISHA TOSHIBA

    发明人： 堀陽一 ,  HORI, YOICHI ,  大田剛志 ,  OOTA, TSUYOSHI ,  河野洋志 ,  KONO, HIROSHI ,  山下敦子 ,  YAMASHITA, ATSUKO

    IPC分类号： H01L29/872

    CPC分类号： H01L29/1608 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0684 ,  H01L29/0692 ,  H01L29/45 ,  H01L29/868 ,  H01L29/872

    摘要： 本發明之半導體裝置包括：元件區域，係具有第一面與第二面之半導體層之一部分；終端區域，包圍元件區域；第一電極，設於第一面；第二電極，設於第二面；第一導電型之第一半導體區域，設於半導體層內且一部分與第一電極相接；第二導電型之第二半導體區域，設於元件區域內之第一半導體區域與第一電極之間；第二導電型之第三半導體區域，設於第二半導體區域與第一電極之間，與第一電極電性連接，且第二導電型之雜質濃度高於第二半導體區域；及第二導電型之第四半導體區域，設於終端區域內之第一半導體區域與第一面之間，與第一電極電性連接。

    简体摘要： 本发明之半导体设备包括：组件区域，系具有第一面与第二面之半导体层之一部分；终端区域，包围组件区域；第一电极，设于第一面；第二电极，设于第二面；第一导电型之第一半导体区域，设于半导体层内且一部分与第一电极相接；第二导电型之第二半导体区域，设于组件区域内之第一半导体区域与第一电极之间；第二导电型之第三半导体区域，设于第二半导体区域与第一电极之间，与第一电极电性连接，且第二导电型之杂质浓度高于第二半导体区域；及第二导电型之第四半导体区域，设于终端区域内之第一半导体区域与第一面之间，与第一电极电性连接。

    半導體裝置及其製造方法
    6.
    发明专利
    半導體裝置及其製造方法 审中-公开
    半导体设备及其制造方法

    公开(公告)号：TW201711192A

    公开(公告)日：2017-03-16

    申请号：TW105105729

    申请日：2016-02-25

    申请人： 東芝股份有限公司 ,  KABUSHIKI KAISHA TOSHIBA

    发明人： 河野洋志 ,  KONO, HIROSHI ,  森塚宏平 ,  MORIZUKA, KOHEI ,  堀陽一 ,  HORI, YOICHI ,  山下敦子 ,  YAMASHITA, ATSUKO ,  新田智洋 ,  NITTA, TOMOHIRO

    IPC分类号： H01L29/41 ,  H01L29/45 ,  H01L21/28

    CPC分类号： H01L29/1608 ,  H01L21/0465 ,  H01L21/0485 ,  H01L29/0684 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7396 ,  H01L29/7811

    摘要： 本發明之實施形態提供一種具有接觸電阻小之電極之半導體裝置及其製造方法。 實施形態之半導體裝置具備：碳化矽層；第1電極；絕緣膜，其設置於碳化矽層與第1電極之間；第2電極，其設置於碳化矽層之與第1電極為相反側，且電連接於碳化矽層；第1導電型之第1碳化矽區域，其設置於碳化矽層內之第1電極側；第2導電型之第2碳化矽區域，其設置於第1碳化矽區域內之第1電極側；第1導電型之第3碳化矽區域，其設置於第2碳化矽區域內之第1電極側；第2導電型之第4碳化矽區域，其設置於第2碳化矽區域內之第3碳化矽區域之第2電極側；及第3電極，其一端設置於較第3碳化矽區域更靠第1電極側，另一端設置於較第3碳化矽區域更靠第4碳化矽區域側，且包含金屬矽化物。

    简体摘要： 本发明之实施形态提供一种具有接触电阻小之电极之半导体设备及其制造方法。 实施形态之半导体设备具备：碳化硅层；第1电极；绝缘膜，其设置于碳化硅层与第1电极之间；第2电极，其设置于碳化硅层之与第1电极为相反侧，且电连接于碳化硅层；第1导电型之第1碳化硅区域，其设置于碳化硅层内之第1电极侧；第2导电型之第2碳化硅区域，其设置于第1碳化硅区域内之第1电极侧；第1导电型之第3碳化硅区域，其设置于第2碳化硅区域内之第1电极侧；第2导电型之第4碳化硅区域，其设置于第2碳化硅区域内之第3碳化硅区域之第2电极侧；及第3电极，其一端设置于较第3碳化硅区域更靠第1电极侧，另一端设置于较第3碳化硅区域更靠第4碳化硅区域侧，且包含金属硅化物。

    半導體裝置
    7.
    发明专利
    半導體裝置 审中-公开
    半导体设备

    公开(公告)号：TW201711107A

    公开(公告)日：2017-03-16

    申请号：TW105107660

    申请日：2016-03-11

    申请人： 東芝股份有限公司 ,  KABUSHIKI KAISHA TOSHIBA

    发明人： 尾原亮一 ,  OHARA, RYOICHI ,  野田隆夫 ,  NODA, TAKAO ,  堀陽一 ,  HORI, YOICHI

    IPC分类号： H01L21/336 ,  H01L21/265

    CPC分类号： H01L29/0634 ,  H01L29/0615 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/7811 ,  H01L29/872

    摘要： 本發明之實施形態提供一種可提高突崩耐量之半導體裝置。 實施形態之半導體裝置具備：SiC層，其具有第1面及第2面；第1電極，其與第1面相接；第1導電型之第1SiC區域，其設置於SiC層內；第2導電型之第2SiC區域，其至少一部分包圍第1電極與第1面相接之區域而設置於SiC層內，且設置於第1SiC區域與第1面之間；第2導電型之第3SiC區域，其包圍第2SiC區域而設置於SiC層內，且設置於第1SiC區域與第1面之間，第2導電型雜質濃度低於第3SiC區域；及第2導電型之第4SiC區域，其設置於第2SiC區域與第3SiC區域之間之SiC層內，且第2導電型雜質濃度高於第2SiC區域。

    简体摘要： 本发明之实施形态提供一种可提高突崩耐量之半导体设备。 实施形态之半导体设备具备：SiC层，其具有第1面及第2面；第1电极，其与第1面相接；第1导电型之第1SiC区域，其设置于SiC层内；第2导电型之第2SiC区域，其至少一部分包围第1电极与第1面相接之区域而设置于SiC层内，且设置于第1SiC区域与第1面之间；第2导电型之第3SiC区域，其包围第2SiC区域而设置于SiC层内，且设置于第1SiC区域与第1面之间，第2导电型杂质浓度低于第3SiC区域；及第2导电型之第4SiC区域，其设置于第2SiC区域与第3SiC区域之间之SiC层内，且第2导电型杂质浓度高于第2SiC区域。

    半導體裝置及其製造方法
    8.
    发明专利
    半導體裝置及其製造方法 审中-公开
    半导体设备及其制造方法

    公开(公告)号：TW201635560A

    公开(公告)日：2016-10-01

    申请号：TW104128908

    申请日：2015-09-02

    申请人： 東芝股份有限公司 ,  KABUSHIKI KAISHA TOSHIBA

    发明人： 大田剛志 ,  OOTA, TSUYOSHI ,  堀陽一 ,  HORI, YOICHI ,  山下敦子 ,  YAMASHITA, ATSUKO

    IPC分类号： H01L29/872 ,  H01L21/329

    CPC分类号： H01L29/1608 ,  H01L21/0465 ,  H01L21/0475 ,  H01L21/0485 ,  H01L21/0495 ,  H01L27/0766 ,  H01L29/0619 ,  H01L29/6606 ,  H01L29/66143 ,  H01L29/66212 ,  H01L29/872

    摘要： 本發明之實施形態提供一種可提高特性之半導體裝置。 實施形態之半導體裝置包括：n型SiC基板；n型SiC層，其設置於SiC基板上，具有第1表面，且n型雜質濃度較SiC基板低；複數個p型第1 SiC區域，其等設置於SiC層之第1表面；複數個p型第2 SiC區域，其等設置於第1 SiC區域之各者中，且p型雜質濃度較第1 SiC區域高；複數個矽化物層，其等設置於第2 SiC區域之各者上，於第2 SiC區域之相反側具有第2表面，且SiC基板至第2表面之距離與SiC基板至第1表面之距離之差量為0.2μm以下；第1電極，其係與SiC層及矽化物層相接地進行設置；及第2電極，其係與SiC基板相接地進行設置。

    简体摘要： 本发明之实施形态提供一种可提高特性之半导体设备。 实施形态之半导体设备包括：n型SiC基板；n型SiC层，其设置于SiC基板上，具有第1表面，且n型杂质浓度较SiC基板低；复数个p型第1 SiC区域，其等设置于SiC层之第1表面；复数个p型第2 SiC区域，其等设置于第1 SiC区域之各者中，且p型杂质浓度较第1 SiC区域高；复数个硅化物层，其等设置于第2 SiC区域之各者上，于第2 SiC区域之相反侧具有第2表面，且SiC基板至第2表面之距离与SiC基板至第1表面之距离之差量为0.2μm以下；第1电极，其系与SiC层及硅化物层相接地进行设置；及第2电极，其系与SiC基板相接地进行设置。