用於製備橫向超級接面結構的方法
    2.
    发明专利
    用於製備橫向超級接面結構的方法 审中-公开
    用于制备横向超级接面结构的方法

    公开(公告)号:TW201701362A

    公开(公告)日:2017-01-01

    申请号:TW105118346

    申请日:2016-06-13

    IPC分类号: H01L21/336

    摘要: 本發明涉及一種用於製備超級接面結構的方法,尤其涉及一種用於製備橫向超級接面結構的方法;一種在半導體元件中製備橫向超級接面結構的製備方法,使用N和P型離子注入到基極外延層中。在一些實施例中,基極外延層為本征外延層或輕摻雜外延層。該方法同時將N和P型離子注入到基極外延層中。連續重複進行外延和注入工藝,在半導體基極層上製備多個注入的基極外延層。形成所需數量的注入基極外延層之後,對半導體結構退火,形成含有交替N和P型薄半導體區的橫向超級接面結構。確切地說,通過離子注入工藝和後續的退火,製成交替的N和P型薄超級接面層。本發明所述的製備方法,確保在橫向超級接面元件中實現良好的電荷控制。

    简体摘要: 本发明涉及一种用于制备超级接面结构的方法,尤其涉及一种用于制备横向超级接面结构的方法;一种在半导体组件中制备横向超级接面结构的制备方法,使用N和P型离子注入到基极外延层中。在一些实施例中,基极外延层为本征外延层或轻掺杂外延层。该方法同时将N和P型离子注入到基极外延层中。连续重复进行外延和注入工艺,在半导体基极层上制备多个注入的基极外延层。形成所需数量的注入基极外延层之后,对半导体结构退火,形成含有交替N和P型薄半导体区的横向超级接面结构。确切地说,通过离子注入工艺和后续的退火,制成交替的N和P型薄超级接面层。本发明所述的制备方法,确保在横向超级接面组件中实现良好的电荷控制。

    具有降低的閘極電容之高電壓電晶體結構 HIGH-VOLTAGE TRANSISTOR STRUCTURE WITH REDUCED GATE CAPACITANCE
    3.
    发明专利
    具有降低的閘極電容之高電壓電晶體結構 HIGH-VOLTAGE TRANSISTOR STRUCTURE WITH REDUCED GATE CAPACITANCE 审中-公开
    具有降低的闸极电容之高电压晶体管结构 HIGH-VOLTAGE TRANSISTOR STRUCTURE WITH REDUCED GATE CAPACITANCE

    公开(公告)号:TW201130134A

    公开(公告)日:2011-09-01

    申请号:TW099132697

    申请日:2010-09-28

    IPC分类号: H01L

    摘要: 於一具體實施例中,一種高電壓場效電晶體(HVFET)包括一場氧化物層其覆蓋一第一井區域,該場氧化物層具有一第一厚度並且在一第二橫向方向上由一汲極區域延伸至接近一第二井區域處。一閘極氧化物其覆蓋一通道區域並於一第一橫向方向上具有一第二厚度。一閘極其係於該第二橫向方向上自該源極區域延伸至覆蓋該場氧化物層的一部分,該閘極係藉由該閘極氧化物與該通道區域隔離,該閘極於該第一橫向尺寸上延伸覆蓋該HVFET的一不活動區域,超越該閘極氧化物之該第二尺寸,該閘極係藉由該場氧化物層覆蓋該不活動區域與該第一及第二井區域隔離。

    简体摘要: 于一具体实施例中,一种高电压场效应管(HVFET)包括一场氧化物层其覆盖一第一井区域,该场氧化物层具有一第一厚度并且在一第二横向方向上由一汲极区域延伸至接近一第二井区域处。一闸极氧化物其覆盖一信道区域并于一第一横向方向上具有一第二厚度。一闸极其系于该第二横向方向上自该源极区域延伸至覆盖该场氧化物层的一部分,该闸极系借由该闸极氧化物与该信道区域隔离,该闸极于该第一横向尺寸上延伸覆盖该HVFET的一不活动区域,超越该闸极氧化物之该第二尺寸,该闸极系借由该场氧化物层覆盖该不活动区域与该第一及第二井区域隔离。

    半導體裝置、橫向擴散金氧半導體電晶體與積體電路 SEMICONDUCTOR DEVICES, LDMOS TRANSISTORS, AND INTEGRATED CIRCUITS
    4.
    发明专利
    半導體裝置、橫向擴散金氧半導體電晶體與積體電路 SEMICONDUCTOR DEVICES, LDMOS TRANSISTORS, AND INTEGRATED CIRCUITS 有权
    半导体设备、横向扩散金属氧化物半导体晶体管与集成电路 SEMICONDUCTOR DEVICES, LDMOS TRANSISTORS, AND INTEGRATED CIRCUITS

    公开(公告)号:TWI326125B

    公开(公告)日:2010-06-11

    申请号:TW095134234

    申请日:2006-09-15

    IPC分类号: H01L

    摘要: 一種半導體裝置,包括:一第一摻雜區,設置於一半導體基底內之一第一井區內;一第二摻雜區,設置於鄰近該半導體基底內第一井區之一第二井區內,該第二井區具有高於該第一井區之一摻雜密度;以及一閘極結構,部份覆蓋該第一與第二井區,以控制流通於該第一與第二摻雜區間之一電流,其中介於該第二摻雜區與該第二井區間之一介面距該閘極結構之一最近邊之一第一間距多出該第二摻雜區之一中心至該第二摻雜區一邊緣之一第二間距200%。

    简体摘要: 一种半导体设备,包括:一第一掺杂区,设置于一半导体基底内之一第一井区内;一第二掺杂区,设置于邻近该半导体基底内第一井区之一第二井区内,该第二井区具有高于该第一井区之一掺杂密度;以及一闸极结构,部份覆盖该第一与第二井区,以控制流通于该第一与第二掺杂区间之一电流,其中介于该第二掺杂区与该第二井区间之一界面距该闸极结构之一最近边之一第一间距多出该第二掺杂区之一中心至该第二掺杂区一边缘之一第二间距200%。

    用於積體電路之功率半導體裝置結構及其製造方法 POWER SEMICONDUCTOR DEVICE STRUCTURE FOR INTEGRATED CIRCUIT AND METHOD OF FABRICATION THEREOF
    5.
    发明专利
    用於積體電路之功率半導體裝置結構及其製造方法 POWER SEMICONDUCTOR DEVICE STRUCTURE FOR INTEGRATED CIRCUIT AND METHOD OF FABRICATION THEREOF 审中-公开
    用于集成电路之功率半导体设备结构及其制造方法 POWER SEMICONDUCTOR DEVICE STRUCTURE FOR INTEGRATED CIRCUIT AND METHOD OF FABRICATION THEREOF

    公开(公告)号:TW200802854A

    公开(公告)日:2008-01-01

    申请号:TW096110511

    申请日:2007-03-27

    IPC分类号: H01L

    摘要: 一功率半導體裝置係包含一傳導閘極,其設置於一半導體基材中所形成的一溝道的一上部份中,及一傳導場板,其平行於傳導閘極延伸於溝道中至大於傳導閘極的一深度。場板藉由一厚於閘極絕緣層之場板絕緣層而與溝道的壁及底部呈絕緣。一實施例中,場板係在溝道內與閘極呈絕緣。第一傳導型的經雜質摻雜區係設置於與溝道的第一及第二側相鄰之基材表面處且形成源極及汲極區,而第二傳導型的一體部區係形成於溝道第一側上之源極區底下。傳導閘極係藉由一閘極絕緣層與體部區呈絕緣。一製造該半導體裝置之方法係與習知CMOS製程相容。

    简体摘要: 一功率半导体设备系包含一传导闸极,其设置于一半导体基材中所形成的一沟道的一上部份中,及一传导场板,其平行于传导闸极延伸于沟道中至大于传导闸极的一深度。场板借由一厚于闸极绝缘层之场板绝缘层而与沟道的壁及底部呈绝缘。一实施例中,场板系在沟道内与闸极呈绝缘。第一传导型的经杂质掺杂区系设置于与沟道的第一及第二侧相邻之基材表面处且形成源极及汲极区,而第二传导型的一体部区系形成于沟道第一侧上之源极区底下。传导闸极系借由一闸极绝缘层与体部区呈绝缘。一制造该半导体设备之方法系与习知CMOS制程兼容。

    半導體裝置
    9.
    发明专利
    半導體裝置 审中-公开
    半导体设备

    公开(公告)号:TW201711186A

    公开(公告)日:2017-03-16

    申请号:TW105107639

    申请日:2016-03-11

    摘要: 本發明提供一種能夠提高閘極絕緣膜之可靠性之半導體裝置。 半導體裝置具備:SiC層,其具有第1面;閘極電極;閘極絕緣膜,其設置於SiC層與閘極電極之間;第1導電型之第1SiC區域,其設置於SiC層內之第1面側;第2導電型之第2SiC區域,其設置於第1SiC區域內之第1面側;第1導電型之第3SiC區域,其設置於第2SiC區域內之第1面側,與第2SiC區域之交界於與第1面之間具有第1傾斜角;及第1導電型之第4SiC區域,其設置於第3SiC區域內之第1面側,第1導電型之雜質濃度較第3SiC區域高,且與第3SiC區域之交界於與第1面之間具有小於第1傾斜角之第2傾斜角。

    简体摘要: 本发明提供一种能够提高闸极绝缘膜之可靠性之半导体设备。 半导体设备具备:SiC层,其具有第1面;闸极电极;闸极绝缘膜,其设置于SiC层与闸极电极之间;第1导电型之第1SiC区域,其设置于SiC层内之第1面侧;第2导电型之第2SiC区域,其设置于第1SiC区域内之第1面侧;第1导电型之第3SiC区域,其设置于第2SiC区域内之第1面侧,与第2SiC区域之交界于与第1面之间具有第1倾斜角;及第1导电型之第4SiC区域,其设置于第3SiC区域内之第1面侧,第1导电型之杂质浓度较第3SiC区域高,且与第3SiC区域之交界于与第1面之间具有小于第1倾斜角之第2倾斜角。