公开(公告)号：TW201921697A

公开(公告)日：2019-06-01

申请号：TW107145299

申请日：2013-06-10

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 鮑爾 馬克 ,  BOHR, MARK ,  賽亞 史蒂芬 ,  CEA, STEPHEN ,  查裴爾 芭芭拉 ,  CHAPPELL, BARBARA A.

IPC分类号： H01L29/78 ,  H01L21/76

摘要： 揭示用於例如積體電路(IC)等微電子裝置中的非平面電晶體的穿透閘極隔離。在實施例中，相鄰半導體鰭的端部藉由隔離區而彼此電隔離，隔離區是自行對準半導體鰭的閘極電極，而能夠造成更高電晶體封裝密度及其它優點。在實施例中，使用單一掩罩以形成眾多具有固定間距的犠牲佔位條，移除第一子集合佔位條，以及，在導因於第一子集合的移除之開口中，在半導體鰭中形成隔離切割，而第二子集合佔位條由閘極電極取代。

简体摘要： 揭示用于例如集成电路(IC)等微电子设备中的非平面晶体管的穿透闸极隔离。在实施例中，相邻半导体鳍的端部借由隔离区而彼此电隔离，隔离区是自行对准半导体鳍的闸极电极，而能够造成更高晶体管封装密度及其它优点。在实施例中，使用单一掩罩以形成众多具有固定间距的犠牲占位条，移除第一子集合占位条，以及，在导因于第一子集合的移除之开口中，在半导体鳍中形成隔离切割，而第二子集合占位条由闸极电极取代。

公开(公告)号：TWI600152B

公开(公告)日：2017-09-21

申请号：TW105117201

申请日：2014-09-18

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 皮拉瑞斯提 拉維 ,  PILLARISETTY, RAVI ,  達斯古塔 山薩塔克 ,  DASGUPTA, SANSAPTAK ,  高爾 尼堤 ,  GOEL, NITI ,  雷 凡 ,  LE, VAN H. ,  拉多撒福傑維克 馬可 ,  RADOSAVLJEVIC, MARKO ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  穆可吉 尼洛依 ,  MUKHERJEE, NILOY ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  朱功 班傑明 ,  CHU-KUNG, BENJAMIN ,  肯拿 哈洛德 ,  KENNEL, HAROLD W. ,  賽亞 史蒂芬 ,  CEA, STEPHEN ,  喬 羅伯特 ,  CHAU, ROBERT S.

IPC分类号： H01L29/20 ,  H01L21/8252

CPC分类号： H01L29/785 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823462 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/16 ,  H01L29/165 ,  H01L29/20 ,  H01L29/267 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/7851

公开(公告)号：TW201701466A

公开(公告)日：2017-01-01

申请号：TW105117201

申请日：2014-09-18

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 皮拉瑞斯提 拉維 ,  PILLARISETTY, RAVI ,  達斯古塔 山薩塔克 ,  DASGUPTA, SANSAPTAK ,  高爾 尼堤 ,  GOEL, NITI ,  雷 凡 ,  LE, VAN H. ,  拉多撒福傑維克 馬可 ,  RADOSAVLJEVIC, MARKO ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  穆可吉 尼洛依 ,  MUKHERJEE, NILOY ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  朱功 班傑明 ,  CHU-KUNG, BENJAMIN ,  肯拿 哈洛德 ,  KENNEL, HAROLD W. ,  賽亞 史蒂芬 ,  CEA, STEPHEN ,  喬 羅伯特 ,  CHAU, ROBERT S.

IPC分类号： H01L29/20 ,  H01L21/8252

CPC分类号： H01L29/785 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823462 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/16 ,  H01L29/165 ,  H01L29/20 ,  H01L29/267 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/7851

摘要： 具有最大化柔度及自由表面鬆弛的Ge及III-V族通道半導體裝置以及製造此種Ge及III-V族通道半導體裝置的方法被描述。例如，一種半導體裝置包括設置於半導體基板之上的半導體鰭。該半導體鰭沿著該半導體鰭的長度具有與一對突出外段隔開的中央突出或凹陷段。包覆層區被設置於該半導體鰭的該中央突出或凹陷段上。閘極堆疊被設置於該包覆層區上。源極/汲極區被設置於該半導體鰭的該對突出外段中。

简体摘要： 具有最大化柔度及自由表面松弛的Ge及III-V族信道半导体设备以及制造此种Ge及III-V族信道半导体设备的方法被描述。例如，一种半导体设备包括设置于半导体基板之上的半导体鳍。该半导体鳍沿着该半导体鳍的长度具有与一对突出外段隔开的中央突出或凹陷段。包覆层区被设置于该半导体鳍的该中央突出或凹陷段上。闸极堆栈被设置于该包覆层区上。源极/汲极区被设置于该半导体鳍的该对突出外段中。

公开(公告)号：TW201519439A

公开(公告)日：2015-05-16

申请号：TW103132259

申请日：2014-09-18

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 皮拉瑞斯提 拉維 ,  PILLARISETTY, RAVI ,  達斯古塔 山薩塔克 ,  DASGUPTA, SANSAPTAK ,  高爾 尼堤 ,  GOEL, NITI ,  雷 凡 ,  LE, VAN H. ,  拉多撒福傑維克 馬可 ,  RADOSAVLJEVIC, MARKO ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  穆可吉 尼洛依 ,  MUKHERJEE, NILOY ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  朱功 班傑明 ,  CHU-KUNG, BENJAMIN ,  肯拿 哈洛德 ,  KENNEL, HAROLD W. ,  賽亞 史蒂芬 ,  CEA, STEPHEN ,  喬 羅伯特 ,  CHAU, ROBERT S.

IPC分类号： H01L29/20 ,  H01L21/8252

CPC分类号： H01L29/785 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823462 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/16 ,  H01L29/165 ,  H01L29/20 ,  H01L29/267 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/7851

摘要： 具有最大化柔度及自由表面鬆弛的Ge及III-V族通道半導體裝置以及製造此種Ge及III-V族通道半導體裝置的方法被描述。例如，一種半導體裝置包括設置於半導體基板之上的半導體鰭。該半導體鰭沿著該半導體鰭的長度具有與一對突出外段隔開的中央突出或凹陷段。包覆層區被設置於該半導體鰭的該中央突出或凹陷段上。閘極堆疊被設置於該包覆層區上。源極/汲極區被設置於該半導體鰭的該對突出外段中。

简体摘要： 具有最大化柔度及自由表面松弛的Ge及III-V族信道半导体设备以及制造此种Ge及III-V族信道半导体设备的方法被描述。例如，一种半导体设备包括设置于半导体基板之上的半导体鳍。该半导体鳍沿着该半导体鳍的长度具有与一对突出外段隔开的中央突出或凹陷段。包覆层区被设置于该半导体鳍的该中央突出或凹陷段上。闸极堆栈被设置于该包覆层区上。源极/汲极区被设置于该半导体鳍的该对突出外段中。

公开(公告)号：TW201621654A

公开(公告)日：2016-06-16

申请号：TW104124257

申请日：2015-07-27

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 曼尼佩楚尼 沙西坎斯 ,  MANIPATRUNI, SASIKANTH ,  尼可諾夫 狄米崔 ,  NIKONOV, DMITRI E. ,  賽亞 史蒂芬 ,  CEA, STEPHEN ,  查德瑞 安納拉 ,  CHAUDHRY, ANURAG ,  米恰雷克 大衛 ,  MICHALAK, DAVID J. ,  楊 艾恩 ,  YOUNG, IAN A.

IPC分类号： G06F11/16 ,  H01L43/08

CPC分类号： H01L43/02 ,  G11C11/161 ,  G11C11/1675 ,  H01F10/16 ,  H01F10/3222 ,  H01F41/302 ,  H01L27/228 ,  H01L43/08 ,  H01L43/10

摘要： 本揭露係關於自旋轉移力矩記憶體裝置與自旋邏輯裝置的製造，其中在這些裝置內的至少一個磁鐵內形成應變工程介面。在一項實施例中，該自旋轉移力矩記憶體裝置可包括自由磁性層堆疊，該自由磁性層堆疊包含毗連晶狀壓力源層的晶狀磁性層。在另一項實施例中，該自旋邏輯裝置可包括輸入磁鐵、輸出磁鐵；其中該輸入磁鐵與該輸出磁鐵的至少一個包含毗連晶狀壓力源層的晶狀磁性層及/或毗連在該輸入磁鐵與該輸出磁鐵之間延伸的晶狀自旋相干通道的該晶狀磁性層。

简体摘要： 本揭露系关于自旋转移力矩内存设备与自旋逻辑设备的制造，其中在这些设备内的至少一个磁铁内形成应变工程界面。在一项实施例中，该自旋转移力矩内存设备可包括自由磁性层堆栈，该自由磁性层堆栈包含毗连晶状压力源层的晶状磁性层。在另一项实施例中，该自旋逻辑设备可包括输入磁铁、输出磁铁；其中该输入磁铁与该输出磁铁的至少一个包含毗连晶状压力源层的晶状磁性层及/或毗连在该输入磁铁与该输出磁铁之间延伸的晶状自旋相干信道的该晶状磁性层。

公开(公告)号：TWI538053B

公开(公告)日：2016-06-11

申请号：TW102144058

申请日：2013-12-02

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 葛雷斯 葛蘭 ,  GLASS, GLENN ,  奧伯庭 丹尼爾 ,  AUBERTINE, DANIEL B. ,  莫希 安拿 ,  MURTHY, ANAND ,  薩雷傑 高拉夫 ,  THAREJA, GAURAV ,  賽亞 史蒂芬 ,  CEA, STEPHEN

IPC分类号： H01L21/324 ,  H01L21/336

CPC分类号： H01L29/16 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/0669 ,  H01L29/1033 ,  H01L29/785 ,  H01L29/7853

公开(公告)号：TW201530620A

公开(公告)日：2015-08-01

申请号：TW103146547

申请日：2011-09-21

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 賽亞 史蒂芬 ,  CEA, STEPHEN ,  寇利爾 羅沙 ,  KOTLYAR, ROZA ,  卡瓦李耶羅 傑克 ,  KAVALIEROS, JACK ,  吉爾斯 馬丁 ,  GILES, MARTIN D. ,  甘尼 塔何 ,  GHANI, TAHIR ,  坎恩 克萊恩 ,  KUHN, KELIN J. ,  坎恩 馬克斯 ,  KUHN, MARKUS ,  薛力格 南西 ,  ZELICK, NANCY M.

IPC分类号： H01L21/205 ,  H01L21/336 ,  H01L27/088 ,  H01L29/78

CPC分类号： H01L29/7848 ,  H01L29/1054 ,  H01L29/66795 ,  H01L29/7849 ,  H01L29/785

摘要： 提供一方法和根據該方法所製成的裝置。該方法包含設置包括第一材料之基板，及設置包括第二材料之鰭狀部，該鰭狀部係配置在該基板上且具有裝置主動部，該第一材料和該第二材料在其各自的結晶結構之間呈現晶格失配。設置該鰭狀部包括將包括該第二材料之雙軸應變膜設置在該基板上；及去除該雙軸應變膜的部分，以自此形成實質上單軸應變鰭狀部。

简体摘要： 提供一方法和根据该方法所制成的设备。该方法包含设置包括第一材料之基板，及设置包括第二材料之鳍状部，该鳍状部系配置在该基板上且具有设备主动部，该第一材料和该第二材料在其各自的结晶结构之间呈现晶格失配。设置该鳍状部包括将包括该第二材料之双轴应变膜设置在该基板上；及去除该双轴应变膜的部分，以自此形成实质上单轴应变鳍状部。

公开(公告)号：TW201442117A

公开(公告)日：2014-11-01

申请号：TW102144058

申请日：2013-12-02

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 葛雷斯 葛蘭 ,  GLASS, GLENN ,  奧伯庭 丹尼爾 ,  AUBERTINE, DANIEL B. ,  莫希 安拿 ,  MURTHY, ANAND ,  薩雷傑 高拉夫 ,  THAREJA, GAURAV ,  賽亞 史蒂芬 ,  CEA, STEPHEN

IPC分类号： H01L21/324 ,  H01L21/336

CPC分类号： H01L29/16 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/0669 ,  H01L29/1033 ,  H01L29/785 ,  H01L29/7853

摘要： 本發明之實施例提供與薄膜電晶體元件從矽(Si)至矽鍺(SiGe)之轉換有關的技術及構造。在一實施例中，一方法包含：提供一半導體基板，其具有設置在該半導體基板上之一電晶體裝置的一通道體，該通道體包括矽；在該通道體上形成包括鍺之一披覆層；及退火該通道體以造成鍺擴散至該通道體中。亦說明及/或主張其他的實施例。

简体摘要： 本发明之实施例提供与薄膜晶体管组件从硅(Si)至硅锗(SiGe)之转换有关的技术及构造。在一实施例中，一方法包含：提供一半导体基板，其具有设置在该半导体基板上之一晶体管设备的一信道体，该信道体包括硅；在该信道体上形成包括锗之一披覆层；及退火该信道体以造成锗扩散至该信道体中。亦说明及/或主张其他的实施例。

公开(公告)号：TW201413957A

公开(公告)日：2014-04-01

申请号：TW102120532

申请日：2013-06-10

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 鮑爾 馬克 ,  BOHR, MARK ,  賽亞 史蒂芬 ,  CEA, STEPHEN ,  查裴爾 芭芭拉 ,  CHAPPELL, BARBARA A.

IPC分类号： H01L29/78 ,  H01L21/76

CPC分类号： H01L27/0886 ,  H01L21/823431 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211

摘要： 揭示用於例如積體電路(IC)等微電子裝置中的非平面電晶體的穿透閘極隔離。在實施例中，相鄰半導體鰭的端部藉由隔離區而彼此電隔離，隔離區是自行對準半導體鰭的閘極電極，而能夠造成更高電晶體封裝密度及其它優點。在實施例中，使用單一掩罩以形成眾多具有固定間距的 牲佔位條，移除第一子集合佔位條，以及，在導因於第一子集合的移除之開口中，在半導體鰭中形成隔離切割，而第二子集合佔位條由閘極電極取代。

简体摘要： 揭示用于例如集成电路(IC)等微电子设备中的非平面晶体管的穿透闸极隔离。在实施例中，相邻半导体鳍的端部借由隔离区而彼此电隔离，隔离区是自行对准半导体鳍的闸极电极，而能够造成更高晶体管封装密度及其它优点。在实施例中，使用单一掩罩以形成众多具有固定间距的 牲占位条，移除第一子集合占位条，以及，在导因于第一子集合的移除之开口中，在半导体鳍中形成隔离切割，而第二子集合占位条由闸极电极取代。

公开(公告)号：TW202015238A

公开(公告)日：2020-04-16

申请号：TW108117114

申请日：2019-05-17

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 克倫 達克斯 ,  CRUM, DAX ,  古哈 比斯瓦吉 ,  GUHA, BISWAJEET ,  許 威廉 ,  HSU, WILLIAM ,  賽亞 史蒂芬 ,  CEA, STEPHEN ,  甘尼 塔何 ,  GHANI, TAHIR

IPC分类号： H01L29/417 ,  H01L29/66 ,  H01L21/28

摘要： 此處提供了使用犧牲S/D層的包含增加的電晶體源極/汲極(S/D)接觸面積的積體電路結構。在S/D材料的磊晶生長之前，將包含與S/D材料不同的材料的犧牲層沉積到S/D溝槽中，使得犧牲層用來作為在S/D材料之下的空間支架。在S/D接觸處理期間，可以相對於S/D材料選擇性地蝕刻犧牲層以至少部分地移除犧牲層，在S/D材料之下留下空間以使接觸金屬填充。在某些情況中，接觸金屬也在S/D材料的部分之間。在某些情況中，例如當採用S/D區的任一側上的介電質壁結構時，接觸金屬圍繞epi S/D。藉由增加S/D接觸面積，減小了接觸電阻，從而改善了電晶體裝置的性能。

简体摘要： 此处提供了使用牺牲S/D层的包含增加的晶体管源极/汲极(S/D)接触面积的集成电路结构。在S/D材料的磊晶生长之前，将包含与S/D材料不同的材料的牺牲层沉积到S/D沟槽中，使得牺牲层用来作为在S/D材料之下的空间支架。在S/D接触处理期间，可以相对于S/D材料选择性地蚀刻牺牲层以至少部分地移除牺牲层，在S/D材料之下留下空间以使接触金属填充。在某些情况中，接触金属也在S/D材料的部分之间。在某些情况中，例如当采用S/D区的任一侧上的介电质壁结构时，接触金属围绕epi S/D。借由增加S/D接触面积，减小了接触电阻，从而改善了晶体管设备的性能。