-
公开(公告)号:TW201331939A
公开(公告)日:2013-08-01
申请号:TW101101878
申请日:2012-01-18
发明人: 焦佑鈞 , CHIAO, YU CHENG , 詹東義 , CHAN, TUNG YI , 林晨曦 , LIN, CHEN HSI , 張文岳 , JANG, WEN YUEH
IPC分类号: G11C16/06
摘要: 本發明的一實施例為一種電阻式記憶體,包括複數個記憶胞,其中每一記憶胞包括一第一記憶元件以及一第二記憶元件。第一記憶元件耦接在一電源線與一位元線之間,儲存一第一資料。第二記憶元件,耦接在該電源線與該位元線之間,儲存該第一資料。當該記憶胞被讀取時,根據流經該第一記憶元件的一第一電流與流經該第一記憶元件的一第二電流產生的一讀取電流與一參考電流判斷該第一資料的一邏輯準位。
简体摘要: 本发明的一实施例为一种电阻式内存,包括复数个记忆胞,其中每一记忆胞包括一第一记忆组件以及一第二记忆组件。第一记忆组件耦接在一电源线与一比特线之间,存储一第一数据。第二记忆组件,耦接在该电源线与该比特线之间,存储该第一数据。当该记忆胞被读取时,根据流经该第一记忆组件的一第一电流与流经该第一记忆组件的一第二电流产生的一读取电流与一参考电流判断该第一数据的一逻辑准位。
-
公开(公告)号:TWI579964B
公开(公告)日:2017-04-21
申请号:TW104114670
申请日:2015-05-08
发明人: 焦佑鈞 , CHIAO, YU CHENG , 詹東義 , CHAN, TUNG YI , 林晨曦 , LIN, CHEN HSI , 何家驊 , HO, CHIAHUA , 詹孟璋 , CHAN, MENG CHANG , 周信宏 , CHOU, HSIN HUNG
IPC分类号: H01L21/768 , H01L23/49 , H01L23/488 , H01L21/56
CPC分类号: H01L2924/181 , H01L2924/00012
-
公开(公告)号:TW201640976A
公开(公告)日:2016-11-16
申请号:TW104114669
申请日:2015-05-08
发明人: 焦佑鈞 , CHIAO, YU CHENG , 詹東義 , CHAN, TUNG YI , 林晨曦 , LIN, CHEN HSI , 何家驊 , HO, CHIAHUA , 詹孟璋 , CHAN, MENG CHANG , 周信宏 , CHOU, HSIN HUNG
IPC分类号: H05K3/46 , H05K3/12 , H01L23/522 , H01L23/535
CPC分类号: H01L2224/16225
摘要: 本揭露提供一種堆疊電子裝置之製造方法,包括進行一第一三維列印,以在一第一基底上形成一第一絕緣層以及複數第一重佈線層。進行一第二三維列印,以於第一絕緣層上形成一第二基底以及電性連接至第一重佈線層的複數基底通孔電極。進行一第三三維列印,以於第二基底上形成一第二絕緣層以及電性連接至基底通孔電極的複數第二重佈線層。將一第三基底的複數接點接合至第二重佈線層,使第三基底裝設於第二絕緣層上。本揭露亦提供以上述方法製造的堆疊電子裝置。
简体摘要: 本揭露提供一种堆栈电子设备之制造方法,包括进行一第一三维打印,以在一第一基底上形成一第一绝缘层以及复数第一重布线层。进行一第二三维打印,以于第一绝缘层上形成一第二基底以及电性连接至第一重布线层的复数基底通孔电极。进行一第三三维打印,以于第二基底上形成一第二绝缘层以及电性连接至基底通孔电极的复数第二重布线层。将一第三基底的复数接点接合至第二重布线层,使第三基底装设于第二绝缘层上。本揭露亦提供以上述方法制造的堆栈电子设备。
-
公开(公告)号:TW201324509A
公开(公告)日:2013-06-16
申请号:TW100144778
申请日:2011-12-06
发明人: 焦佑鈞 , CHIAO, YU CHENG , 詹東義 , CHAN, TUNG YI , 林晨曦 , LIN, CHEN HSI , 張文岳 , JANG, WEN YUEH
IPC分类号: G11C13/00
摘要: 本發明的一實施例提供一種電阻式記憶體的寫入方法,包括:接收一第一資料,並選擇用以儲存該第一資料的一第一電阻式記憶胞;當該第一資料的邏輯準位為一第一邏輯準位時,輸出一電壓脈衝信號至該第一電阻式記憶胞,以寫入該第一資料;當該第一資料的邏輯準位為一第二邏輯準位時,輸出一電流脈衝信號至該第一電阻式記憶胞,以寫入該第一資料。
简体摘要: 本发明的一实施例提供一种电阻式内存的写入方法,包括:接收一第一数据,并选择用以存储该第一数据的一第一电阻式记忆胞;当该第一数据的逻辑准位为一第一逻辑准位时,输出一电压脉冲信号至该第一电阻式记忆胞,以写入该第一数据;当该第一数据的逻辑准位为一第二逻辑准位时,输出一电流脉冲信号至该第一电阻式记忆胞,以写入该第一数据。
-
公开(公告)号:TW201640615A
公开(公告)日:2016-11-16
申请号:TW104114670
申请日:2015-05-08
发明人: 焦佑鈞 , CHIAO, YU CHENG , 詹東義 , CHAN, TUNG YI , 林晨曦 , LIN, CHEN HSI , 何家驊 , HO, CHIAHUA , 詹孟璋 , CHAN, MENG CHANG , 周信宏 , CHOU, HSIN HUNG
IPC分类号: H01L21/768 , H01L23/49 , H01L23/488 , H01L21/56
CPC分类号: H01L2924/181 , H01L2924/00012
摘要: 本揭露提供一種堆疊封裝裝置之製造方法,包括將一第二基底貼附於一第一基底上。第一基底具有複數第一接墊,且第二基底具有複數第二接墊。進行一三維列印,以形成覆蓋第一基底及第二基底的一封裝層以及形成複數接線於封裝層內。每一接線具有一第一部連接於第一接墊的其中一者。本揭露亦提供以上述方法製造的堆疊封裝裝置。
简体摘要: 本揭露提供一种堆栈封装设备之制造方法,包括将一第二基底贴附于一第一基底上。第一基底具有复数第一接垫,且第二基底具有复数第二接垫。进行一三维打印,以形成覆盖第一基底及第二基底的一封装层以及形成复数接线于封装层内。每一接线具有一第一部连接于第一接垫的其中一者。本揭露亦提供以上述方法制造的堆栈封装设备。
-
公开(公告)号:TWI508070B
公开(公告)日:2015-11-11
申请号:TW100144778
申请日:2011-12-06
发明人: 焦佑鈞 , CHIAO, YU CHENG , 詹東義 , CHAN, TUNG YI , 林晨曦 , LIN, CHEN HSI , 張文岳 , JANG, WEN YUEH
IPC分类号: G11C13/00
-
公开(公告)号:TWI490864B
公开(公告)日:2015-07-01
申请号:TW101101878
申请日:2012-01-18
发明人: 焦佑鈞 , CHIAO, YU CHENG , 詹東義 , CHAN, TUNG YI , 林晨曦 , LIN, CHEN HSI , 張文岳 , JANG, WEN YUEH
IPC分类号: G11C16/06
-
公开(公告)号:TW386281B
公开(公告)日:2000-04-01
申请号:TW087102928
申请日:1998-02-27
申请人: 華邦電子股份有限公司
发明人: 林晨曦
IPC分类号: H01L
摘要: 一種非揮發性記憶單元之自我對準接觸窗之製造方法,包括:提供一基底;在基底表面形成一堆疊閘極,其中此堆疊閘極之頂層為一氮化矽層;形成一氮化矽間隔物於堆疊閘極側壁;以堆疊閘極及氮化矽間隔物為罩幕,摻雜離子於基底以形成源/汲極區;形成一氧化矽層以覆蓋基底;以及定義此氧化矽層,並使用一氮化矽/氧化矽之蝕刻選擇比約大於10之蝕刻氣體,蝕刻此氧化矽層至露出汲極區表面,以形成自我對準接觸窗。
简体摘要: 一种非挥发性记忆单元之自我对准接触窗之制造方法,包括:提供一基底;在基底表面形成一堆栈闸极,其中此堆栈闸极之顶层为一氮化硅层;形成一氮化硅间隔物于堆栈闸极侧壁;以堆栈闸极及氮化硅间隔物为罩幕,掺杂离子于基底以形成源/汲极区;形成一氧化硅层以覆盖基底;以及定义此氧化硅层,并使用一氮化硅/氧化硅之蚀刻选择比约大于10之蚀刻气体,蚀刻此氧化硅层至露出汲极区表面,以形成自我对准接触窗。
-
公开(公告)号:TW318957B
公开(公告)日:1997-11-01
申请号:TW086100273
申请日:1997-01-13
申请人: 華邦電子股份有限公司
发明人: 林晨曦
IPC分类号: H01L
摘要: 一種可同時在半導體裝置中形成一自我對準接觸、一局部性互連和一自我對準矽化物的製程。在形成於半導體裝置基底上的一閘極結構、一源極區和一汲極區上沈積一氧化物層。閘極結構可以是一多層結構,其包括一複晶矽閘極、一氮化矽層和一矽化鎢層。蝕刻沈積於閘極、源極和汲極上的氧化物層以定義出氧化物層的部分,而此氧化物層的部分將可形成半導體裝置中一自我對準接觸和一局部性交連的接觸面積。然後,在已蝕刻的氧化物層上沈積一選定厚度的非晶矽層,以致能使得非晶矽層保留部分的整個厚度在隨後矽化反應中能被完全反應耗盡。蝕刻非晶矽層以去除部分非晶矽層和共底下還保留之氧化物層非接觸面積部分,而上述所去除的部分非晶矽層不是用來形成自我對準接觸和局部性互連的部分。在已蝕刻的非晶矽層上沈積一金屬層及實施退火處理,進而能使得己蝕刻的非晶矽層和金屬層產生反應而形成一矽化物層,此矽化物層可形成自我對準接觸和局部性互連的部分。上述退火處理亦會使得金屬層和曝露的源極和/或汲極區反應而形成一自我對準矽化物。
简体摘要: 一种可同时在半导体设备中形成一自我对准接触、一局部性互连和一自我对准硅化物的制程。在形成于半导体设备基底上的一闸极结构、一源极区和一汲极区上沉积一氧化物层。闸极结构可以是一多层结构,其包括一复晶硅闸极、一氮化硅层和一硅化钨层。蚀刻沉积于闸极、源极和汲极上的氧化物层以定义出氧化物层的部分,而此氧化物层的部分将可形成半导体设备中一自我对准接触和一局部性交连的接触面积。然后,在已蚀刻的氧化物层上沉积一选定厚度的非晶硅层,以致能使得非晶硅层保留部分的整个厚度在随后硅化反应中能被完全反应耗尽。蚀刻非晶硅层以去除部分非晶硅层和共底下还保留之氧化物层非接触面积部分,而上述所去除的部分非晶硅层不是用来形成自我对准接触和局部性互连的部分。在已蚀刻的非晶硅层上沉积一金属层及实施退火处理,进而能使得己蚀刻的非晶硅层和金属层产生反应而形成一硅化物层,此硅化物层可形成自我对准接触和局部性互连的部分。上述退火处理亦会使得金属层和曝露的源极和/或汲极区反应而形成一自我对准硅化物。
-
-
-
-
-
-
-
-