利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

10 条记录 (耗时 0.016 秒)

    重佈線層結構及其製造方法
    5.
    发明专利
    重佈線層結構及其製造方法 审中-公开
    重布线层结构及其制造方法

    公开(公告)号：TW202018897A

    公开(公告)日：2020-05-16

    申请号：TW107139156

    申请日：2018-11-05

    申请人： 華邦電子股份有限公司 ,  WINBOND ELECTRONICS CORP.

    发明人： 朱彥瑞 ,  CHU, YEN-JUI ,  吳金能 ,  WU, JIN-NENG ,  周信宏 ,  CHOU, HSIN-HUNG ,  林俊宏 ,  LIN, CHUN-HUNG

    IPC分类号： H01L23/52 ,  H01L21/60 ,  B29C64/10

    摘要： 一種重佈線層結構，包括：基底、接墊、介電層、自對準結構、導電層以及導電連接件。接墊配置在基底上。介電層配置在基底上，且暴露出部分接墊。自對準結構配置在介電層上。導電層自接墊延伸且共形覆蓋自對準結構的表面。導電連接件配置在自對準結構上。另提供一種重佈線層結構的製造方法。

    简体摘要： 一种重布线层结构，包括：基底、接垫、介电层、自对准结构、导电层以及导电连接件。接垫配置在基底上。介电层配置在基底上，且暴露出部分接垫。自对准结构配置在介电层上。导电层自接垫延伸且共形覆盖自对准结构的表面。导电连接件配置在自对准结构上。另提供一种重布线层结构的制造方法。

    用於電子元件的圖案結構及其製造方法
    6.
    发明专利
    用於電子元件的圖案結構及其製造方法 审中-公开
    用于电子组件的图案结构及其制造方法

    公开(公告)号：TW201820941A

    公开(公告)日：2018-06-01

    申请号：TW105139197

    申请日：2016-11-29

    申请人： 華邦電子股份有限公司 ,  WINBOND ELECTRONICS CORP.

    发明人： 朱彥瑞 ,  CHU, YEN-JUI ,  周信宏 ,  CHOU, HSIN-HUNG ,  蔡明志 ,  TSAI, MING-CHIH

    IPC分类号： H05K1/02 ,  H05K3/00

    摘要： 本發明提出用於電子元件的圖案結構及其製造方法。圖案結構包括圖案層、阻擋結構、懸臂結構以及連接結構。圖案層配置於基底上。阻擋結構配置於圖案層的一側的基底上，其中阻擋結構的厚度小於圖案層的厚度。懸臂結構連接於圖案層與阻擋結構之間。連接結構連接於圖案層與其一側的基底之間，且位於懸臂結構與阻擋結構上。

    简体摘要： 本发明提出用于电子组件的图案结构及其制造方法。图案结构包括图案层、阻挡结构、悬臂结构以及连接结构。图案层配置于基底上。阻挡结构配置于图案层的一侧的基底上，其中阻挡结构的厚度小于图案层的厚度。悬臂结构连接于图案层与阻挡结构之间。连接结构连接于图案层与其一侧的基底之间，且位于悬臂结构与阻挡结构上。

    切割晶圓的方法
    8.
    发明专利
    切割晶圓的方法 审中-公开
    切割晶圆的方法

    公开(公告)号：TW202015113A

    公开(公告)日：2020-04-16

    申请号：TW107135438

    申请日：2018-10-08

    申请人： 華邦電子股份有限公司 ,  WINBOND ELECTRONICS CORP.

    发明人： 陳靖為 ,  CHEN, CHING-WEI ,  韋承宏 ,  WEI, CHENG-HONG ,  張碩哲 ,  CHANG, SHUO-CHE ,  陳宏生 ,  CHEN, HUNG-SHENG ,  周信宏 ,  CHOU, HSIN-HUNG

    IPC分类号： H01L21/301 ,  H01L21/3065

    摘要： 本發明實施例提供一種切割晶圓的方法，包括：提供晶圓，包括基底、形成於基底中及基底上的多個晶粒以及位於相鄰晶粒之間的切割區內的切割道結構；移除切割道結構的位於測試元件周圍的部分；將晶圓的前側附著於第一膠帶；自晶圓的背側移除基底的交疊於切割區的部分；將晶圓的背側附著於第二膠帶；以及移除第一膠帶以及附著於第一膠帶上的切割道結構的剩餘部分，而使多個晶粒分離地附著於第二膠帶上。

    简体摘要： 本发明实施例提供一种切割晶圆的方法，包括：提供晶圆，包括基底、形成于基底中及基底上的多个晶粒以及位于相邻晶粒之间的切割区内的切割道结构；移除切割道结构的位于测试组件周围的部分；将晶圆的前侧附着于第一胶带；自晶圆的背侧移除基底的交叠于切割区的部分；将晶圆的背侧附着于第二胶带；以及移除第一胶带以及附着于第一胶带上的切割道结构的剩余部分，而使多个晶粒分离地附着于第二胶带上。

    堆疊電子裝置及其製造方法
    9.
    发明专利
    堆疊電子裝置及其製造方法 审中-公开
    堆栈电子设备及其制造方法

    公开(公告)号：TW201640976A

    公开(公告)日：2016-11-16

    申请号：TW104114669

    申请日：2015-05-08

    申请人： 華邦電子股份有限公司 ,  WINBOND ELECTRONICS CORP.

    发明人： 焦佑鈞 ,  CHIAO, YU CHENG ,  詹東義 ,  CHAN, TUNG YI ,  林晨曦 ,  LIN, CHEN HSI ,  何家驊 ,  HO, CHIAHUA ,  詹孟璋 ,  CHAN, MENG CHANG ,  周信宏 ,  CHOU, HSIN HUNG

    IPC分类号： H05K3/46 ,  H05K3/12 ,  H01L23/522 ,  H01L23/535

    CPC分类号： H01L2224/16225

    摘要： 本揭露提供一種堆疊電子裝置之製造方法，包括進行一第一三維列印，以在一第一基底上形成一第一絕緣層以及複數第一重佈線層。進行一第二三維列印，以於第一絕緣層上形成一第二基底以及電性連接至第一重佈線層的複數基底通孔電極。進行一第三三維列印，以於第二基底上形成一第二絕緣層以及電性連接至基底通孔電極的複數第二重佈線層。將一第三基底的複數接點接合至第二重佈線層，使第三基底裝設於第二絕緣層上。本揭露亦提供以上述方法製造的堆疊電子裝置。

    简体摘要： 本揭露提供一种堆栈电子设备之制造方法，包括进行一第一三维打印，以在一第一基底上形成一第一绝缘层以及复数第一重布线层。进行一第二三维打印，以于第一绝缘层上形成一第二基底以及电性连接至第一重布线层的复数基底通孔电极。进行一第三三维打印，以于第二基底上形成一第二绝缘层以及电性连接至基底通孔电极的复数第二重布线层。将一第三基底的复数接点接合至第二重布线层，使第三基底装设于第二绝缘层上。本揭露亦提供以上述方法制造的堆栈电子设备。