公开(公告)号：TW200848529A

公开(公告)日：2008-12-16

申请号：TW097103487

申请日：2008-01-30

申请人： 蘭姆研究公司 LAM RESEARCH CORPORATION

发明人： 馬克 伊恩 華格納 WAGNER, MARK IAN

IPC分类号： C23C ,  H01L

CPC分类号： H01L21/288 ,  C23C18/08 ,  C23C18/1642 ,  C23C18/1658 ,  C23C18/1678 ,  C23C18/1685 ,  C23C18/31

摘要： 一種用以在半導體基板上形成金屬膜的組成物及方法。所揭示方法之一包含:加熱該半導體基板以獲得一經加熱的半導體基板;暴露該經加熱的半導體基板至包含至少一金屬前驅物的一組成物,該金屬前驅物包含至少一配位子、一過量的中性不穩定配位子、一超臨界溶劑、以及可選擇地B、C、N、Si、P與其混合物其中至少一者的來源;在該經加熱的半導體基板處或接近該經加熱的半導體基板處,暴露該組成物至一還原劑及/或熱能;分離該至少一配位子與該金屬前驅物;及形成該金屬膜,但令金屬氧化物的形成極小化。

简体摘要： 一种用以在半导体基板上形成金属膜的组成物及方法。所揭示方法之一包含:加热该半导体基板以获得一经加热的半导体基板;暴露该经加热的半导体基板至包含至少一金属前驱物的一组成物,该金属前驱物包含至少一配位子、一过量的中性不稳定配位子、一超临界溶剂、以及可选择地B、C、N、Si、P与其混合物其中至少一者的来源;在该经加热的半导体基板处或接近该经加热的半导体基板处,暴露该组成物至一还原剂及/或热能;分离该至少一配位子与该金属前驱物;及形成该金属膜,但令金属氧化物的形成极小化。

公开(公告)号：TWI374951B

公开(公告)日：2012-10-21

申请号：TW095127791

申请日：2006-07-28

申请人： 應用材料股份有限公司

发明人： 露波默斯基德米翠 ,  桑繆蓋沙壯阿庫瑪 ,  德安柏亞倫 ,  韋德曼堤摩西W ,  史特瓦麥可P ,  羅賓諾維奇尤金 ,  薛曼史薇特拉娜 ,  貝倫巨曼姆克 ,  王亞信 ,  楊曉晅(麥克) ,  漢森布萊德雷

IPC分类号： C25D ,  C23C ,  C23F

CPC分类号： H01L21/6723 ,  C23C18/1632 ,  C23C18/1653 ,  C23C18/1682 ,  C23C18/1685 ,  C23C18/1689 ,  C23C18/1889 ,  C25D7/123 ,  H01L21/67046 ,  H01L21/67051 ,  H01L21/67109

摘要： 本發明實施例提供利用一或多個無電電鍍、電化學電鍍、CVD及/或ALD製程來將材料沉積至基材表面的方法。本發明實施例提供在單一基材處理平台中利用無電製程於基材上沉積晶種層、接著利用ECP製程填充基材上之內連線特徵結構的方法。其他實施例提供於基材上沉積晶種層、填充基材上之內連線特徵結構、或依序沉積晶種層與填充基材上之內連線特徵結構的方法。一實施例提供於基材內連線上形成覆蓋層的方法。實施例更提供使用一或多個無電電鍍、電化學電鍍、CVD及/或ALD製程室來將材料沈積至基材表面的群集工具。根據一實施例，可形成含釕之催化層。

简体摘要： 本发明实施例提供利用一或多个无电电镀、电化学电镀、CVD及/或ALD制程来将材料沉积至基材表面的方法。本发明实施例提供在单一基材处理平台中利用无电制程于基材上沉积晶种层、接着利用ECP制程填充基材上之内连接特征结构的方法。其他实施例提供于基材上沉积晶种层、填充基材上之内连接特征结构、或依序沉积晶种层与填充基材上之内连接特征结构的方法。一实施例提供于基材内连接上形成覆盖层的方法。实施例更提供使用一或多个无电电镀、电化学电镀、CVD及/或ALD制程室来将材料沉积至基材表面的群集工具。根据一实施例，可形成含钌之催化层。

公开(公告)号：TW200716794A

公开(公告)日：2007-05-01

申请号：TW095127791

申请日：2006-07-28

申请人： 應用材料股份有限公司 APPLIED MATERIALS, INC.

发明人： 露波默斯基德米翠 LUBOMIRSKY, DMITRY ,  桑繆蓋沙壯阿庫瑪 SHANMUGASUNDRAM, ARULKUMAR ,  德安柏亞倫 D'AMBRA, ALLEN ,  韋德曼堤摩西W WEIDMAN, TIMOTHY W. ,  史特瓦麥可P STEWART, MICHAEL P. ,  羅賓諾維奇尤金 RABINOVICH, EUGENE ,  薛曼史薇特拉娜 SHERMAN, SVETLANA ,  貝倫巨曼姆克 BIRANG, MANOOCHER ,  王亞信 WANG, YAXIN ,  楊曉晅(麥克) YANG, MICHAEL X. ,  漢森布萊德雷 HANSEN, BRADLEY

IPC分类号： C25D ,  C23C ,  C23F

CPC分类号： H01L21/6723 ,  C23C18/1632 ,  C23C18/1653 ,  C23C18/1682 ,  C23C18/1685 ,  C23C18/1689 ,  C23C18/1889 ,  C25D7/123 ,  H01L21/67046 ,  H01L21/67051 ,  H01L21/67109

摘要： 本發明實施例提供利用一或多個無電電鍍、電化學電鍍、CVD及/或ALD製程來將材料沉積至基材表面的方法。本發明實施例提供在單一基材處理平台中利用無電製程於基材上沉積晶種層、接著利用ECP製程填充基材上之內連線特徵結構的方法。其他實施例提供於基材上沉積晶種層、填充基材上之內連線特徵結構、或依序沉積晶種層與填充基材上之內連線特徵結構的方法。一實施例提供於基材內連線上形成覆蓋層的方法。實施例更提供使用一或多個無電電鍍、電化學電鍍、CVD及/或ALD製程室來將材料沈積至基材表面的群集工具。根據一實施例,可形成含釕之催化層。

简体摘要： 本发明实施例提供利用一或多个无电电镀、电化学电镀、CVD及/或ALD制程来将材料沉积至基材表面的方法。本发明实施例提供在单一基材处理平台中利用无电制程于基材上沉积晶种层、接着利用ECP制程填充基材上之内连接特征结构的方法。其他实施例提供于基材上沉积晶种层、填充基材上之内连接特征结构、或依序沉积晶种层与填充基材上之内连接特征结构的方法。一实施例提供于基材内连接上形成覆盖层的方法。实施例更提供使用一或多个无电电镀、电化学电镀、CVD及/或ALD制程室来将材料沉积至基材表面的群集工具。根据一实施例,可形成含钌之催化层。

公开(公告)号：TW588119B

公开(公告)日：2004-05-21

申请号：TW090120725

申请日：2001-08-23

申请人： 吉田英夫 YOSHIDA HIDEO ,  宮田清藏 MIYATA SEIZO ,  淺井美博 ASAI YOSHIHIRO

发明人： 吉田英夫 YOSHIDA HIDEO ,  宮田清藏 MIYATA SEIZO ,  曾根正人 SONE MASATO ,  岩尾文子 IWAO HUMIKO ,  淺井美博 ASAI YOSHIHIRO ,  淺井大惠 ASAI HIROE

IPC分类号： C23C

CPC分类号： C25D3/02 ,  B23H3/08 ,  C23C18/1685 ,  C23C22/18 ,  C23C22/24 ,  C25D5/003 ,  C25D5/34 ,  C25D5/48 ,  C25D11/005 ,  C25D11/02 ,  C25D11/04 ,  C25D13/00 ,  C25D17/02 ,  C25F3/00

摘要： 反應性高且可有效率進行電化學反應、且電解質溶液、洗淨液等廢液之發生量少或完全不會發生故環境性佳、並且於反應後不需要以洗淨液將電極等予以洗淨之新穎電鍍等之電化學處理方法及其電化等反應裝置。
於含有超臨界或亞臨界狀態之物質(5)、和電解質溶液(1)、和視需要之界面活性劑(41)之反應浴槽(6)中進行電化學反應，且於反應後令超臨界或亞臨界狀態之物質移行至該臨界前之狀態。

简体摘要： 反应性高且可有效率进行电化学反应、且电解质溶液、洗净液等废液之发生量少或完全不会发生故环境性佳、并且于反应后不需要以洗净液将电极等予以洗净之新颖电镀等之电化学处理方法及其电化等反应设备。 于含有超临界或亚临界状态之物质(5)、和电解质溶液(1)、和视需要之界面活性剂(41)之反应浴槽(6)中进行电化学反应，且于反应后令超临界或亚临界状态之物质移行至该临界前之状态。

公开(公告)号：TWI413700B

公开(公告)日：2013-11-01

申请号：TW097103487

申请日：2008-01-30

申请人： 蘭姆研究公司 ,  LAM RESEARCH CORPORATION

发明人： 馬克 伊恩 華格納 ,  WAGNER, MARK IAN

IPC分类号： C23C14/14 ,  C23C16/18 ,  H01L21/3205

CPC分类号： H01L21/288 ,  C23C18/08 ,  C23C18/1642 ,  C23C18/1658 ,  C23C18/1678 ,  C23C18/1685 ,  C23C18/31

公开(公告)号：TW200900536A

公开(公告)日：2009-01-01

申请号：TW096142469

申请日：2007-11-09

申请人： S E S 股份有限公司 S. E. S. CO., LTD. ,  宮田清藏 MIYATA, SEIZO

发明人： 清水哲也 SHIMIZU, TETSUYA ,  田島永善 TAJIMA, HISAYOSHI ,  宮田清藏 MIYATA, SEIZO ,  曾根正人 SONE, MASATO

IPC分类号： C23C

CPC分类号： C23C18/00 ,  C23C18/1682 ,  C23C18/1685 ,  C23C18/31 ,  H01L21/288 ,  H01L21/76877

摘要： [課題]提供一種使用亞臨界流體或超臨界流體並且利用誘發共析現象而以無電解鍍覆在短時間內獲得均勻被覆膜的無電解鍍覆方法。[解決手段]當在金屬基體試料22的表面進行無電解鍍覆時,在使金屬粉末在無電解鍍覆液19中分散的狀態下,使用超臨界流體或亞臨界流體進行無電解鍍覆。如此一來,利用誘發共析現象而在短時間內獲得等質的厚鍍覆層。在本發明的無電解鍍覆方法中,以金屬粉末而言,可使用平均粒徑為1nm以上、100���m以下者,亦可適用於作為半導體元件內之微細金屬配線形成方法的鑲嵌法或雙鑲嵌法。

简体摘要： [课题]提供一种使用亚临界流体或超临界流体并且利用诱发共析现象而以无电解镀覆在短时间内获得均匀被覆膜的无电解镀覆方法。[解决手段]当在金属基体试料22的表面进行无电解镀覆时,在使金属粉末在无电解镀覆液19中分散的状态下,使用超临界流体或亚临界流体进行无电解镀覆。如此一来,利用诱发共析现象而在短时间内获得等质的厚镀覆层。在本发明的无电解镀覆方法中,以金属粉末而言,可使用平均粒径为1nm以上、100���m以下者,亦可适用于作为半导体组件内之微细金属配线形成方法的镶嵌法或双镶嵌法。