利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.017 秒)

    Enhanced wiring structure for a cache supporting auxiliary data output
    1.
    发明授权
    Enhanced wiring structure for a cache supporting auxiliary data output 有权
    增强支持辅助数据输出的缓存的布线结构

    公开(公告)号：US08891279B2

    公开(公告)日：2014-11-18

    申请号：US13621328

    申请日：2012-09-17

    申请人： Christian Habermann ,  Walter Lipponer ,  Martin Recktenwald ,  Hans-Werner Tast

    发明人： Christian Habermann ,  Walter Lipponer ,  Martin Recktenwald ,  Hans-Werner Tast

    IPC分类号： G11C5/06

    CPC分类号： G06F12/0897 ,  G06F12/0844 ,  G06F12/0893 ,  G06F2212/1016 ,  G06F2212/6042

    摘要： A mechanism is provided in a data processing system for enhancing wiring structure for a cache supporting an auxiliary data output. The mechanism splits the data cache into a first data portion and a second data portion. The first data portion provides a first set of data elements and the second data portion provides a second set of data elements. The mechanism connects a first data path to provide the first set of data elements to a primary output and connects a second data path to provide the second set of data elements to the primary output. The mechanism feeds the first data path back into the second data path and feeds the second data path back into the first data path. The mechanism connects a secondary output to the second data path.

    摘要翻译： 在用于增强支持辅助数据输出的高速缓存的布线结构的数据处理系统中提供一种机制。 该机制将数据高速缓存分解成第一数据部分和第二数据部分。 第一数据部分提供第一组数据元素，第二数据部分提供第二组数据元素。 该机制连接第一数据路径以将第一组数据元素提供给主输出，并连接第二数据路径以将第二组数据元素提供给主输出。 该机构将第一数据路径馈送回第二数据路径并将第二数据路径馈送回第一数据路径。 该机制将辅助输出连接到第二数据路径。

    Enhanced Wiring Structure for a Cache Supporting Auxiliary Data Output
    2.
    发明申请
    Enhanced Wiring Structure for a Cache Supporting Auxiliary Data Output 有权
    增强支持辅助数据输出缓存的接线结构

    公开(公告)号：US20140082290A1

    公开(公告)日：2014-03-20

    申请号：US13621328

    申请日：2012-09-17

    申请人： Christian Habermann ,  Walter Lipponer ,  Martin Recktenwald ,  Hans-Werner Tast

    发明人： Christian Habermann ,  Walter Lipponer ,  Martin Recktenwald ,  Hans-Werner Tast

    IPC分类号： G06F12/08

    CPC分类号： G06F12/0897 ,  G06F12/0844 ,  G06F12/0893 ,  G06F2212/1016 ,  G06F2212/6042

    摘要： A mechanism is provided in a data processing system for enhancing wiring structure for a cache supporting an auxiliary data output. The mechanism splits the data cache into a first data portion and a second data portion. The first data portion provides a first set of data elements and the second data portion provides a second set of data elements. The mechanism connects a first data path to provide the first set of data elements to a primary output and connects a second data path to provide the second set of data elements to the primary output. The mechanism feeds the first data path back into the second data path and feeds the second data path back into the first data path. The mechanism connects a secondary output to the second data path.

    摘要翻译： 在用于增强支持辅助数据输出的高速缓存的布线结构的数据处理系统中提供一种机制。 该机制将数据高速缓存分解成第一数据部分和第二数据部分。 第一数据部分提供第一组数据元素，第二数据部分提供第二组数据元素。 该机制连接第一数据路径以将第一组数据元素提供给主输出，并连接第二数据路径以将第二组数据元素提供给主输出。 该机构将第一数据路径馈送回第二数据路径并将第二数据路径馈送回第一数据路径。 该机制将辅助输出连接到第二数据路径。

    Channel adapter managed trusted queue pairs
    3.
    发明申请
    Channel adapter managed trusted queue pairs 审中-公开
    通道适配器管理可信队列对

    公开(公告)号：US20060013397A1

    公开(公告)日：2006-01-19

    申请号：US11178761

    申请日：2005-07-11

    申请人： Rainer Dorsch ,  Martin Eckert ,  Markus Helms ,  Walter Lipponer ,  Thomas Schlipf ,  Daniel Sentler ,  Harmut Ulland

    发明人： Rainer Dorsch ,  Martin Eckert ,  Markus Helms ,  Walter Lipponer ,  Thomas Schlipf ,  Daniel Sentler ,  Harmut Ulland

    IPC分类号： H04K1/00

    CPC分类号： H04L63/0428 ,  H04L69/12

    摘要： An InfiniBand™ Channel Adapter encrypts or decrypts user data on-the-fly. The user data is read from system memory and encrypted in by the Channel Adapter before sending it to a network. Similarly received data is decrypted on the fly before storing it in system memory. The encryption/decryption keys are preferably stored in a Queue Pair Context storage area of system memory as Public key for sending data and Private key for receiving data.

    摘要翻译： InfiniBand（TM）通道适配器即时加密或解密用户数据。 将用户数据从系统存储器读取并通过通道适配器加密，然后将其发送到网络。 在将其存储在系统存储器中之前，类似地接收到的数据将被即时解密。 加密/解密密钥优选地存储在系统存储器的队列对上下文存储区域中，作为用于发送数据的公钥和用于接收数据的私钥。

    Memory card interface method using multiplexed storage protect key to indicate command acceptance
    4.
    发明授权
    Memory card interface method using multiplexed storage protect key to indicate command acceptance 失效
    存储卡接口方式采用多路存储保护密钥来表示命令接受

    公开(公告)号：US06182174B2

    公开(公告)日：2001-01-30

    申请号：US09059221

    申请日：1998-04-13

    申请人： Kevin W. Kark ,  William Wu Shen ,  Russell W. Lavallee ,  Udo Wille ,  Hartmut Ulland ,  Walter Lipponer

    发明人： Kevin W. Kark ,  William Wu Shen ,  Russell W. Lavallee ,  Udo Wille ,  Hartmut Ulland ,  Walter Lipponer

    IPC分类号： G06F1342

    CPC分类号： G06F12/1466

    摘要： A memory interface between the storage controller and memory card of an S/390 system uses the S/390 Storage Protect (SP) Key as an indication or protocol of storage command acceptance by the memory card. When the SP key is returned, then the command is deemed to be accepted by the memory card and the key will be used by the processor for its storage validation in accordance with the S/390 architecture. In the event that the memory card detected an error associated with the command, it will then return an error response code via a memory status bus. The memory status bus is multiplexed to service the existing architected requirement as well as an indicator of handshaking between the memory controller and the memory card.

    摘要翻译： S / 390系统的存储控制器和存储卡之间的存储器接口使用S / 390存储保护（SP）密钥作为存储卡接受存储命令的指示或协议。 当返回SP密钥时，该命令被认为被存储卡接受，密钥将被处理器用于根据S / 390架构的存储验证。 在存储卡检测到与命令相关的错误的情况下，它将通过存储器状态总线返回错误响应代码。 存储器状态总线被复用以服务现有的架构要求以及存储器控制器和存储卡之间握手的指示器。

    Reducing latency in a channel adapter by accelerated I/O control block processing
    6.
    发明申请
    Reducing latency in a channel adapter by accelerated I/O control block processing 失效
    通过加速I / O控制块处理减少通道适配器中的延迟

    公开(公告)号：US20060029088A1

    公开(公告)日：2006-02-09

    申请号：US11179909

    申请日：2005-07-11

    申请人： Rainer Dorsch ,  Martin Eckert ,  Markus Helms ,  Walter Lipponer ,  Thomas Schlipf ,  Daniel Sentler ,  Harmut Ulland

    发明人： Rainer Dorsch ,  Martin Eckert ,  Markus Helms ,  Walter Lipponer ,  Thomas Schlipf ,  Daniel Sentler ,  Harmut Ulland

    IPC分类号： H04L12/56

    CPC分类号： H04L69/12 ,  H04L69/324

    摘要： The present invention generally relates to digital network communication, and in particular to a method and system for processing data according to the InfiniBand™ (IB) Protocol with reduced latency and chip costs in an InfiniBand™ type computer system. ID information in a packet header is obtained before the body of the packet has completely arrived at a receiving Channel adapter. The ID information is used to obtain work Queue Pair Context (QPC) and when needed an associated Work Queue Element (WQE), for operating on the data content of the packet being received.

    摘要翻译： 本发明一般涉及数字网络通信，尤其涉及一种用于根据InfiniBand（IB）协议处理数据的方法和系统，该InfiniBand（IB）协议在InfiniBand TM型计算机系统中具有降低的延迟和芯片成本。 在分组的主体完全到达接收信道适配器之前获得分组报头中的ID信息。 ID信息用于获得工作队列对上下文（QPC）和需要时相关联的工作队列元素（WQE），用于对正在接收的分组的数据内容进行操作。