利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

94 条记录 (耗时 0.033 秒)

    Error control code apparatuses and methods of using the same
    3.
    发明申请
    Error control code apparatuses and methods of using the same 有权
    错误控制代码设备及其使用方法

    公开(公告)号：US20080276149A1

    公开(公告)日：2008-11-06

    申请号：US11905733

    申请日：2007-10-03

    申请人： Jun Jin Kong ,  Seung-Hwan Song ,  Young Hwan Lee ,  Dong Hyuk Chae ,  Kyoung Lae Cho ,  Nam Phil Jo ,  Sung Chung Park ,  Dong Ku Kang

    发明人： Jun Jin Kong ,  Seung-Hwan Song ,  Young Hwan Lee ,  Dong Hyuk Chae ,  Kyoung Lae Cho ,  Nam Phil Jo ,  Sung Chung Park ,  Dong Ku Kang

    IPC分类号： G06F11/07

    CPC分类号： G06F11/1008

    摘要： An Error Control Code (ECC) apparatus may include a control signal generator that generates an ECC control signal based on channel information. The ECC apparatus also may include: a plurality of ECC encoding controllers that output data respectively inputted via storage elements corresponding to the ECC control signal; and/or an encoding unit that encodes, using a plurality of data outputted from the plurality of ECC encoding controllers, encoding input data into a number of subdata corresponding to the ECC control signal. In addition or in the alternative, the ECC apparatus may include: a plurality of ECC decoding controllers that output data respectively inputted via the storage elements corresponding to the ECC control signal; and/or a decoding unit that decodes, using a plurality of data outputted from the plurality of ECC decoding controllers, a number of decoding input data corresponding to the ECC control signal into one piece of output data.

    摘要翻译： 错误控制码（ECC）装置可以包括基于频道信息产生ECC控制信号的控制信号发生器。 ECC装置还可以包括：多个ECC编码控制器，其输出经由与ECC控制信号对应的存储元件分别输入的数据; 和/或编码单元，其使用从所述多个ECC编码控制器输出的多个数据，将输入数据编码为对应于所述ECC控制信号的多个子数据进行编码。 另外或者可选地，ECC装置可以包括：多个ECC解码控制器，其输出经由与ECC控制信号对应的存储元件分别输入的数据; 和/或解码单元，其使用从所述多个ECC解码控制器输出的多个数据将对应于所述ECC控制信号的多个解码输入数据解码为一条输出数据。

    Error control code apparatuses and methods of using the same
    5.
    发明授权
    Error control code apparatuses and methods of using the same 有权
    错误控制代码设备及其使用方法

    公开(公告)号：US08112693B2

    公开(公告)日：2012-02-07

    申请号：US11905734

    申请日：2007-10-03

    申请人： Jun Jin Kong ,  Seung-Hwan Song ,  Dong Hyuk Chae ,  Kyoung Lae Cho ,  Seung Jae Lee ,  Nam Phil Jo ,  Sung Chung Park ,  Dong Ku Kang

    发明人： Jun Jin Kong ,  Seung-Hwan Song ,  Dong Hyuk Chae ,  Kyoung Lae Cho ,  Seung Jae Lee ,  Nam Phil Jo ,  Sung Chung Park ,  Dong Ku Kang

    IPC分类号： G11C29/00

    CPC分类号： G06F11/1072

    摘要： An Error Control Code (ECC) apparatus applied to a memory of a Multi-Level Cell (MLC) method may include: a bypass control signal generator generating a bypass control signal; and an ECC performing unit that may include at least two ECC decoding blocks, determining whether to bypass a portion of the at least two ECC decoding blocks based on the bypass control signal, and/or performing an ECC decoding. In addition or in the alternative, the ECC performing unit may include at least two ECC encoding blocks, determining whether to bypass a portion of the at least two ECC encoding blocks based on the bypass control signal, and/or performing an ECC encoding. An ECC method applied to a memory of a MLC method and a computer-readable recording medium storing a program for implementing an EEC method applied to a memory of a MLC method are also disclose.

    摘要翻译： 应用于多电平单元（MLC）方法的存储器的错误控制码（ECC）装置可以包括：旁路控制信号发生器，其生成旁路控制信号; 以及ECC执行单元，其可以包括至少两个ECC解码块，基于旁路控制信号确定是否绕过所述至少两个ECC解码块的一部分，和/或执行ECC解码。 另外或在替代方案中，ECC执行单元可以包括至少两个ECC编码块，基于旁路控制信号确定是否绕过至少两个ECC编码块的一部分，和/或执行ECC编码。 还公开了应用于MLC方法的存储器的ECC方法和存储用于实现应用于MLC方法的存储器的EEC方法的程序的计算机可读记录介质。

    Memory device and error control codes decoding method
    8.
    发明申请
    Memory device and error control codes decoding method 有权
    存储器件和错误控制代码解码方法

    公开(公告)号：US20090177931A1

    公开(公告)日：2009-07-09

    申请号：US12153121

    申请日：2008-05-14

    申请人： Seung-Hwan Song ,  Jun Jin Kong ,  Jae Hong Kim ,  Kyoung Lae Cho ,  Sung Chung Park

    发明人： Seung-Hwan Song ,  Jun Jin Kong ,  Jae Hong Kim ,  Kyoung Lae Cho ,  Sung Chung Park

    IPC分类号： G06F11/07 ,  G06F11/00

    CPC分类号： G06F11/141 ,  G06F11/1012 ,  G06F11/1072 ,  G11C11/5642 ,  G11C16/10 ,  G11C29/00

    摘要： Memory devices and/or error control codes (ECC) decoding methods may be provided. A memory device may include a memory cell array, and a decoder to perform hard decision decoding of first data read from the memory cell array by a first read scheme, and to generate output data and error information of the output data. The memory device may also include and a control unit to determine an error rate of the output data based on the error information, and to determine whether to transmit an additional read command for soft decision decoding to the memory cell array based on the error rate. An ECC decoding time may be reduced through such a memory device.

    摘要翻译： 可以提供存储器件和/或错误控制代码（ECC）解码方法。 存储器件可以包括存储单元阵列和解码器，以通过第一读取方案对从存储器单元阵列读取的第一数据进行硬判决解码，并且生成输出数据和输出数据的输出数据和错误信息。 存储器装置还可以包括和控制单元，用于基于错误信息确定输出数据的错误率，并且基于错误率来确定是否向存储器单元阵列发送用于软判决解码的附加读命令。 可以通过这样的存储器件来减少ECC解码时间。

    Apparatus and method for multi-bit programming
    9.
    发明申请
    Apparatus and method for multi-bit programming 审中-公开
    多位编程的装置和方法

    公开(公告)号：US20090046510A1

    公开(公告)日：2009-02-19

    申请号：US12007775

    申请日：2008-01-15

    申请人： Seung-Hwan Song ,  Jun Jin Kong ,  Sung Chung Park ,  Heeseok Eun ,  Dong Hyuk Chae ,  Kyoung Lae Cho

    发明人： Seung-Hwan Song ,  Jun Jin Kong ,  Sung Chung Park ,  Heeseok Eun ,  Dong Hyuk Chae ,  Kyoung Lae Cho

    IPC分类号： G11C7/10

    CPC分类号： G11C11/5628 ,  G11C16/0483 ,  G11C2211/5641

    摘要： Multi-bit programming apparatuses and methods are provided. A multi-bit programming apparatus may include: a first programming unit that stores data corresponding to a number of first bits in at least one first memory cell that may be connected to at least one first bit line; and a second programming unit that stores data corresponding to a number of second bits in at least one second memory cell that may be connected to at least one second bit line. Through this, it may be possible to improve data reliability and increase a number of bits to be stored in the entire memory cell.

    摘要翻译： 提供了多位编程设备和方法。 一种多位编程设备可以包括：第一编程单元，其存储对应于可连接到至少一个第一位线的至少一个第一存储器单元中的多个第一位的数据; 以及第二编程单元，其将可能连接到至少一个第二位线的至少一个第二存储器单元中的与第二位数相对应的数据存储。 由此，可以提高数据可靠性并增加要存储在整个存储单元中的位数。