利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

13 条记录 (耗时 0.015 秒)

    MEMORY APPARATUSES HAVING GROUND SWITCHES
    11.
    发明申请
    MEMORY APPARATUSES HAVING GROUND SWITCHES 有权
    具有接地开关的记忆装置

    公开(公告)号：US20170053688A1

    公开(公告)日：2017-02-23

    申请号：US15153866

    申请日：2016-05-13

    申请人： Bo-young SEO ,  Yong-seok CHUNG ,  Gwan-hyeob KOH ,  Yong-kyu LEE

    发明人： Bo-young SEO ,  Yong-seok CHUNG ,  Gwan-hyeob KOH ,  Yong-kyu LEE

    IPC分类号： G11C11/16

    CPC分类号： G11C11/1675 ,  G11C11/161 ,  G11C11/1655 ,  G11C11/1657 ,  G11C11/1659 ,  G11C11/1673 ,  H01L27/228 ,  H01L43/08

    摘要： A resistive memory apparatus includes a memory cell array having a plurality of memory cells and a first ground switch. The plurality of memory cells are arranged in a plurality of rows and a plurality of columns, and each memory cell in a first column of the plurality of memory cells is connected between a first bitline and a first source line. The first ground switch is connected in parallel with the first source line, and the first ground switch is configured to selectively provide a first current path from the first bitline to ground through a selected memory cell in the first column of the plurality of memory cells and the first source line, the current path traversing only a portion of the first source line.

    摘要翻译： 电阻式存储装置包括具有多个存储单元的存储单元阵列和第一接地开关。 多个存储单元被布置成多行和多列，并且多个存储单元的第一列中的每个存储单元连接在第一位线和第一源极线之间。 第一接地开关与第一源极线并联连接，并且第一接地开关被配置为选择性地提供从第一位线到接地的第一电流路径，通过多个存储单元的第一列中的选定存储单元， 第一个源行，当前路径仅遍历第一个源行的一部分。

    Method of manufacturing a semiconductor device
    12.
    发明授权
    Method of manufacturing a semiconductor device 失效
    制造半导体器件的方法

    公开(公告)号：US07932149B2

    公开(公告)日：2011-04-26

    申请号：US12453676

    申请日：2009-05-19

    申请人： Jae-Hyun Park ,  Jeong-Uk Han ,  Jae-Min Yu ,  Young-Cheon Jeong ,  Sang-Hoon Park ,  Kwan-Jong Roh ,  Byeong-Cheol Lim ,  Yong-Seok Chung

    发明人： Jae-Hyun Park ,  Jeong-Uk Han ,  Jae-Min Yu ,  Young-Cheon Jeong ,  Sang-Hoon Park ,  Kwan-Jong Roh ,  Byeong-Cheol Lim ,  Yong-Seok Chung

    IPC分类号： H01L21/336

    CPC分类号： H01L29/4234 ,  H01L27/11568 ,  H01L27/11573

    摘要： In a method of manufacturing a semiconductor device, a tunnel insulation layer is formed on a substrate. A charge trapping layer is formed on the tunnel insulation layer. A protection layer pattern or a mold is formed on the charge trapping layer. Charge trapping layer patterns are formed on the tunnel insulation layer by etching the charge trapping layer using the protection layer pattern or the mold. The charge trapping layer patterns may be spaced apart from each other. Blocking layers are formed on the charge trapping layer patterns, respectively. A gate electrode is formed on the blocking layers and the tunnel insulation layer using the protection layer pattern or the mold.

    摘要翻译： 在制造半导体器件的方法中，在衬底上形成隧道绝缘层。 在隧道绝缘层上形成电荷捕获层。 在电荷捕获层上形成保护层图案或模具。 通过使用保护层图案或模具蚀刻电荷捕获层，在隧道绝缘层上形成电荷俘获层图案。 电荷捕获层图案可以彼此间隔开。 阻挡层分别形成在电荷俘获层图案上。 使用保护层图案或模具在阻挡层和隧道绝缘层上形成栅电极。