公开(公告)号：US20070150687A1

公开(公告)日：2007-06-28

申请号：US11318028

申请日：2005-12-23

申请人： Shelley Chen ,  Randy Osborne

发明人： Shelley Chen ,  Randy Osborne

IPC分类号： G06F13/00

CPC分类号： G06F13/1642 ,  Y02D10/14

摘要： In some embodiments, a chip includes a request queue to include write requests, and scheduling circuitry to schedule commands including commands in response to the write requests. The chip also includes mode selection circuitry to monitor the request queue and in response thereto to select a first or a second mode for the scheduling circuitry, wherein in the first mode the scheduling circuitry schedules certain commands as separate single commands and in the second mode the scheduling circuitry schedules consolidated commands to represent more than one separate single command. Other embodiments are described.

摘要翻译： 在一些实施例中，芯片包括包括写入请求的请求队列，以及调度电路来调度包括响应于写入请求的命令的命令。 芯片还包括模式选择电路，用于监视请求队列并响应于此选择用于调度电路的第一或第二模式，其中在第一模式中，调度电路将某些命令调度为单独的单个命令，并且在第二模式中 调度电路安排统一的命令来表示多个独立的单个命令。 描述其他实施例。

公开(公告)号：US20070147016A1

公开(公告)日：2007-06-28

申请号：US11317778

申请日：2005-12-23

申请人： Randy Osborne

发明人： Randy Osborne

IPC分类号： H05K1/14

CPC分类号： G06F13/1684

摘要： In some embodiments, a system includes a memory controller chip, memory chips on a first substrate, and a module connector. A first group of conductors is included to provide read data signals from at least some of the memory chips to the memory controller chip, and a second group of conductors to provide read data signals from the connector to the memory controller chip. The module connector may receive a continuity card or memory module. Other embodiments are described.

摘要翻译： 在一些实施例中，系统包括存储器控制器芯片，第一基板上的存储器芯片和模块连接器。 包括第一组导体以提供从至少一些存储器芯片到存储器控制器芯片的读取数据信号，以及第二组导体，以从连接器向存储器控制器芯片提供读取数据信号。 模块连接器可以接收连续性卡或存储器模块。 描述其他实施例。

公开(公告)号：US20060294325A1

公开(公告)日：2006-12-28

申请号：US11159745

申请日：2005-06-23

申请人： James Akiyama ,  Randy Osborne ,  William Clifford

发明人： James Akiyama ,  Randy Osborne ,  William Clifford

IPC分类号： G06F13/00

CPC分类号： G06F13/1684 ,  G09G5/393 ,  G09G2360/122 ,  G09G2360/125

摘要： According to one embodiment, a memory controller is disclosed. The memory controller includes assignment logic and a transaction assembler. The assignment logic receives a request to access a memory channel. The transaction assembler combines the request into one or more additional requests to access two or more independently addressable subchannels within the channel.

摘要翻译： 根据一个实施例，公开了一种存储器控制器。 存储器控制器包括分配逻辑和事务汇编器。 分配逻辑接收访问存储器通道的请求。 交易汇编器将该请求组合成一个或多个附加请求以访问频道内的两个或更多个可独立寻址的子信道。

公开(公告)号：US07404055B2

公开(公告)日：2008-07-22

申请号：US11392471

申请日：2006-03-28

申请人： Kuljit Bains ,  John Halbert ,  Greg Lemos ,  Randy Osborne

发明人： Kuljit Bains ,  John Halbert ,  Greg Lemos ,  Randy Osborne

IPC分类号： G06F12/00

CPC分类号： G06F13/1678

摘要： In some embodiments, data may be transferred from a first memory agent to a second memory agent in a first format having a first width, and at least a critical portion of the data maybe transferred from the second memory agent back to the first memory agent in a second format having a second width, where the critical portion is included in a first frame. The critical portion may include a cacheline mapped over a memory device rank. Other embodiments are described and claimed.

摘要翻译： 在一些实施例中，数据可以以具有第一宽度的第一格式从第一存储器传送到第二存储器代理，并且数据的至少关键部分可以从第二存储器代理返回到第一存储器 具有第二宽度的第二格式，其中临界部分包括在第一帧中。 关键部分可以包括在存储器设备等级上映射的高速缓存线。 描述和要求保护其他实施例。

公开(公告)号：US20070130374A1

公开(公告)日：2007-06-07

申请号：US11280837

申请日：2005-11-15

申请人： Kuljit Bains ,  John Halbert ,  Randy Osborne

发明人： Kuljit Bains ,  John Halbert ,  Randy Osborne

IPC分类号： G06F3/00

CPC分类号： G06F13/1694

摘要： In some embodiments, a chip includes memory banks and data ports, including at least first and second data ports, coupled to the memory banks. The chip also includes control circuitry to control a configuration of the first data port to be in one of multiple configurations in response to a configuration command, wherein the available configurations for the first data port include at least two of the following: whether the first data port (1) may only be used for read transactions, (2) may only be used for write transactions, or (3) may be used for either read or write transactions while in the configuration. Other embodiments are described.

摘要翻译： 在一些实施例中，芯片包括耦合到存储体的存储器组和数据端口，包括至少第一和第二数据端口。 该芯片还包括控制电路，用于响应于配置命令将第一数据端口的配置控制为多个配置之一，其中第一数据端口的可用配置包括以下中的至少两个：第一数据 端口（1）只能用于读取事务，（2）只能用于写入事务，或者（3）可以在配置中用于读取或写入事务。 描述其他实施例。

公开(公告)号：US20050071541A1

公开(公告)日：2005-03-31

申请号：US10676882

申请日：2003-09-30

申请人： Randy Osborne

发明人： Randy Osborne

IPC分类号： G06F12/02 ,  G06F13/16 ,  G11C7/10 ,  G11C8/18 ,  G11C11/4076 ,  G11C11/408 ,  G11C11/4094 ,  G06F12/00

CPC分类号： G11C11/4094 ,  G11C11/4076

摘要： Apparatus and method to implicitly transmit a command to close a row of memory cells within a memory device as part of the transmission of an activate command to open another row of memory cells within the memory device.

摘要翻译： 用于隐藏地发送命令以关闭存储器设备内的一行存储器单元的装置和方法，作为激活命令的传输的一部分，以打开存储器设备内的另一行存储器单元。

公开(公告)号：US20050071536A1

公开(公告)日：2005-03-31

申请号：US10676666

申请日：2003-09-30

申请人： Randy Osborne

发明人： Randy Osborne

IPC分类号： G06F12/00 ,  G06F13/16

CPC分类号： G06F13/1668

摘要： Apparatus and method for using a precharge command in which a plurality of address lines are individually used to specify which banks of memory cells within a memory device have an open row that is to be closed.

摘要翻译： 使用预充电命令的装置和方法，其中单独使用多个地址线来指定存储器装置内的哪些存储单元组具有要被关闭的打开行。

公开(公告)号：US20070286010A1

公开(公告)日：2007-12-13

申请号：US11742482

申请日：2007-04-30

申请人： Randy Osborne

发明人： Randy Osborne

IPC分类号： G11C8/00

CPC分类号： G11C5/00 ,  G11C7/1051 ,  G11C7/1075 ,  G11C7/1078

摘要： In some embodiments, a chip includes a memory core, control circuitry, and first ports, second ports, and third ports. The first ports are to only receive signals, the second ports are to only provide signals, and the control circuitry is to control whether the third ports are to only receive signals or only provide signals. Other embodiments are described and claimed.

摘要翻译： 在一些实施例中，芯片包括存储器核心，控制电路以及第一端口，第二端口和第三端口。 第一个端口只能接收信号，第二个端口只能提供信号，控制电路是控制第三个端口是仅接收信号还是只提供信号。 描述和要求保护其他实施例。

公开(公告)号：US20070150688A1

公开(公告)日：2007-06-28

申请号：US11491312

申请日：2006-07-21

申请人： Randy Osborne ,  Shelley Chen

发明人： Randy Osborne ,  Shelley Chen

IPC分类号： G06F13/28

CPC分类号： G06F13/1642 ,  Y02D10/14

摘要： In some embodiments, a chip includes a link interface, monitoring circuitry to provide an activity indicator that is indicative of activity of the chip, and scheduling circuitry to schedule commands. The chip also includes mode selection circuitry to select a first mode or a second mode for the scheduling circuitry depending on the activity indicator, wherein in the first mode the scheduling circuitry schedules certain commands as separate single commands and in the second mode the scheduling circuitry schedules at least one consolidated command to represent more than one of the separate single commands. Other embodiments are described.

摘要翻译： 在一些实施例中，芯片包括链路接口，监控电路，用于提供指示芯片的活动的活动指示符，以及调度电路来调度命令。 芯片还包括模式选择电路，用于根据活动指示器为调度电路选择第一模式或第二模式，其中在第一模式中，调度电路将某些命令调度为单独的单个命令，并且在第二模式中，调度电路调度 至少一个统一命令来表示多个单独的单个命令。 描述其他实施例。

公开(公告)号：US20070150667A1

公开(公告)日：2007-06-28

申请号：US11317757

申请日：2005-12-23

申请人： Kuljit Bains ,  John Halbert ,  Randy Osborne

发明人： Kuljit Bains ,  John Halbert ,  Randy Osborne

IPC分类号： G06F13/28

CPC分类号： G06F13/1684

摘要： In some embodiments, a chip includes first and second bank sets, a first data port mapped to the first bank set, and a second data port mapped to the second bank set. Other embodiments are described.

摘要翻译： 在一些实施例中，芯片包括第一和第二组组，映射到第一组组的第一数据端口和映射到第二组组的第二数据端口。 描述其他实施例。