公开(公告)号：US20070099328A1

公开(公告)日：2007-05-03

申请号：US11163812

申请日：2005-10-31

申请人： Yuan-Sheng Chiang ,  Hsuan-Hsu Chen

发明人： Yuan-Sheng Chiang ,  Hsuan-Hsu Chen

IPC分类号： H01L21/00

CPC分类号： H01L27/14689 ,  H01L21/76804

摘要： A semiconductor device is described, including a substrate, a transistor, a hard mask layer and an anti-reflection layer. The substrate includes a first area and a second area, wherein the second area includes a photosensing area. The transistor is disposed on the substrate in the first area and the hard mask layer over the substrate in the second area. The anti-reflection layer is disposed between the hard mask layer and the substrate.

摘要翻译： 描述了一种半导体器件，包括衬底，晶体管，硬掩模层和抗反射层。 衬底包括第一区域和第二区域，其中第二区域包括光敏区域。 晶体管设置在第一区域的基板上，第二区域中设置在基板上的硬掩模层。 防反射层设置在硬掩模层和基板之间。

公开(公告)号：US20140035066A1

公开(公告)日：2014-02-06

申请号：US13562322

申请日：2012-07-31

申请人： Shih-Hung Tsai ,  Ssu-I Fu ,  Ying-Tsung Chen ,  Chih-Wei Chen ,  Ying-Chih Lin ,  Chien-Ting Lin ,  Hsuan-Hsu Chen

发明人： Shih-Hung Tsai ,  Ssu-I Fu ,  Ying-Tsung Chen ,  Chih-Wei Chen ,  Ying-Chih Lin ,  Chien-Ting Lin ,  Hsuan-Hsu Chen

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66795 ,  H01L29/51 ,  H01L29/66818 ,  H01L29/785

摘要： The present invention provides a non-planar FET which includes a substrate, a fin structure, a sub spacer, a gate, a dielectric layer and a source/drain region. The fin structure is disposed on the substrate. The sub spacer is disposed only on a middle sidewall of the fin structure. The gate is disposed on the fin structure. The dielectric layer is disposed between the fin structure and the gate. The source/drain region is disposed in the fin structure. The present invention further provides a method of forming the same.

摘要翻译： 本发明提供一种非平面FET，其包括基板，鳍结构，子间隔物，栅极，电介质层和源极/漏极区域。 翅片结构设置在基板上。 子间隔件仅设置在翅片结构的中间侧壁上。 门设置在翅片结构上。 介电层设置在翅片结构和栅极之间。 源/漏区设置在鳍结构中。 本发明还提供一种形成该方法的方法。

公开(公告)号：US08076194B2

公开(公告)日：2011-12-13

申请号：US12781826

申请日：2010-05-18

申请人： Chu-Yin Tseng ,  Shih-Chieh Hsu ,  Chih-Chiang Wu ,  Shyh-Fann Ting ,  Po-Lun Cheng ,  Hsuan-Hsu Chen

发明人： Chu-Yin Tseng ,  Shih-Chieh Hsu ,  Chih-Chiang Wu ,  Shyh-Fann Ting ,  Po-Lun Cheng ,  Hsuan-Hsu Chen

IPC分类号： H01L21/8238

CPC分类号： H01L21/823814 ,  H01L21/823807 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/7848

摘要： A method of fabricating a MOS transistor is disclosed. The method includes the steps of: providing a semiconductor substrate; forming at least a gate on the semiconductor substrate; forming a protective layer on the semiconductor substrate, and the protective layer covering the surface of the gate; forming at least a recess within the semiconductor substrate adjacent to the gate; forming an epitaxial layer in the recess, wherein the top surface of the epitaxial layer is above the surface of the semiconductor substrate; and forming a spacer on the sidewall of the gate and on a portion of the epitaxial layer, wherein a contact surface of the epitaxial layer and the spacer is above the surface of the semiconductor substrate.

摘要翻译： 公开了制造MOS晶体管的方法。 该方法包括以下步骤：提供半导体衬底; 在所述半导体衬底上形成至少栅极; 在所述半导体衬底上形成保护层，所述保护层覆盖所述栅极表面; 在所述半导体衬底内至少形成与所述栅极相邻的凹部; 在所述凹部中形成外延层，其中所述外延层的顶表面在所述半导体衬底的表面之上; 以及在所述栅极的侧壁和所述外延层的一部分上形成间隔物，其中所述外延层和所述间隔物的接触表面在所述半导体衬底的表面之上。

公开(公告)号：US07745847B2

公开(公告)日：2010-06-29

申请号：US11836772

申请日：2007-08-09

申请人： Chu-Yin Tseng ,  Shih-Chieh Hsu ,  Chih-Chiang Wu ,  Shyh-Fann Ting ,  Po-Lun Cheng ,  Hsuan-Hsu Chen

发明人： Chu-Yin Tseng ,  Shih-Chieh Hsu ,  Chih-Chiang Wu ,  Shyh-Fann Ting ,  Po-Lun Cheng ,  Hsuan-Hsu Chen

IPC分类号： H01L31/072 ,  H01L31/109 ,  H01L31/0328 ,  H01L31/0336

CPC分类号： H01L21/823814 ,  H01L21/823807 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/7848

摘要： The present invention provides a method for fabricating a metal oxide semiconductor transistor. First, a semiconductor substrate is provided and at least a gate is formed on the semiconductor substrate. A protective layer is then formed on the semiconductor substrate and the gate. Subsequently, at least a recess is formed in the semiconductor substrate adjacent to the gate, and then an epitaxial layer is formed in the recess. A lightly doped region is formed in the semiconductor substrate adjacent to the gate. Finally, a spacer is formed on the sidewall of the gate.

摘要翻译： 本发明提供一种制造金属氧化物半导体晶体管的方法。 首先，提供半导体衬底，并且至少在半导体衬底上形成栅极。 然后在半导体衬底和栅极上形成保护层。 随后，在与栅极相邻的半导体衬底中形成至少一个凹部，然后在凹部中形成外延层。 在与栅极相邻的半导体衬底中形成轻掺杂区域。 最后，在栅极的侧壁上形成间隔物。

公开(公告)号：US08872280B2

公开(公告)日：2014-10-28

申请号：US13562322

申请日：2012-07-31

申请人： Shih-Hung Tsai ,  Ssu-I Fu ,  Ying-Tsung Chen ,  Chih-Wei Chen ,  Ying-Chih Lin ,  Chien-Ting Lin ,  Hsuan-Hsu Chen

发明人： Shih-Hung Tsai ,  Ssu-I Fu ,  Ying-Tsung Chen ,  Chih-Wei Chen ,  Ying-Chih Lin ,  Chien-Ting Lin ,  Hsuan-Hsu Chen

IPC分类号： H01L29/78

CPC分类号： H01L29/66795 ,  H01L29/51 ,  H01L29/66818 ,  H01L29/785

摘要： The present invention provides a non-planar FET which includes a substrate, a fin structure, a sub spacer, a gate, a dielectric layer and a source/drain region. The fin structure is disposed on the substrate. The sub spacer is disposed only on a middle sidewall of the fin structure. The gate is disposed on the fin structure. The dielectric layer is disposed between the fin structure and the gate. The source/drain region is disposed in the fin structure. The present invention further provides a method of forming the same.

摘要翻译： 本发明提供一种非平面FET，其包括基板，鳍结构，子间隔物，栅极，电介质层和源极/漏极区域。 翅片结构设置在基板上。 子间隔件仅设置在翅片结构的中间侧壁上。 门设置在翅片结构上。 介电层设置在翅片结构和栅极之间。 源/漏区设置在鳍结构中。 本发明还提供一种形成该方法的方法。