公开(公告)号：US20070071052A1

公开(公告)日：2007-03-29

申请号：US11525111

申请日：2006-09-21

申请人： Martina Hommel ,  Heinrich Koerner ,  Markus Schwerd ,  Martin Seck

发明人： Martina Hommel ,  Heinrich Koerner ,  Markus Schwerd ,  Martin Seck

IPC分类号： H01S5/00 ,  H01S3/13

CPC分类号： H01L23/5227 ,  H01L21/76838 ,  H01L23/5225 ,  H01L23/60 ,  H01L2223/6622 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit arrangement is disclosed. In one embodiment, the integrated circuit arrangement includes at least three conductive structure levels in which in each case elongated interconnects are arranged.

摘要翻译： 公开了一种集成电路装置。 在一个实施例中，集成电路装置包括至少三个导电结构层，其中在每种情况下布置细长互连。

公开(公告)号：US20070071053A1

公开(公告)日：2007-03-29

申请号：US11525113

申请日：2006-09-21

申请人： Martina Hommel ,  Heinrich Koerner ,  Markus Schwerd ,  Martin Seck

发明人： Martina Hommel ,  Heinrich Koerner ,  Markus Schwerd ,  Martin Seck

IPC分类号： H01S5/00 ,  H01S3/13

CPC分类号： H01L23/5227 ,  H01L23/5225 ,  H01L23/60 ,  H01L2223/6622 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： An integrated circuit arrangement is disclosed. In one embodiment, the integrated circuit arrangement includes at least three conductive structures levels and elongated interconnects.

摘要翻译： 公开了一种集成电路装置。 在一个实施例中，集成电路装置包括至少三个导电结构层和细长互连。

公开(公告)号：US08258628B2

公开(公告)日：2012-09-04

申请号：US11523957

申请日：2006-09-20

申请人： Martina Hommel ,  Heinrich Koerner ,  Markus Schwerd ,  Martin Seck

发明人： Martina Hommel ,  Heinrich Koerner ,  Markus Schwerd ,  Martin Seck

IPC分类号： H01L23/52

CPC分类号： H01L23/5227 ,  H01L23/5223 ,  H01L23/5225 ,  H01L23/5283 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit arrangement includes a substrate with a multiplicity of integrated semiconductor components arranged therein, the substrate having a wiring interconnect near to the substrate, a middle wiring interconnect and a wiring interconnect remote from the substrate, which are arranged in this order at increasing distance from the substrate.

摘要翻译： 集成电路装置包括其中布置有多个集成半导体元件的衬底，该衬底具有靠近衬底的布线互连，中间布线互连和远离衬底的布线互连，其以增加的距离以该顺序布置 从底物。

公开(公告)号：US20080224318A1

公开(公告)日：2008-09-18

申请号：US11523957

申请日：2006-09-20

申请人： Martina Hommel ,  Heinrich Koerner ,  Markus Schwerd ,  Martin Seck

发明人： Martina Hommel ,  Heinrich Koerner ,  Markus Schwerd ,  Martin Seck

IPC分类号： H01L23/52

CPC分类号： H01L23/5227 ,  H01L23/5223 ,  H01L23/5225 ,  H01L23/5283 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit arrangement includes a substrate with a multiplicity of integrated semiconductor components arranged therein, the substrate having a wiring interconnect near to the substrate, a middle wiring interconnect and a wiring interconnect remote from the substrate, which are arranged in this order at increasing distance from the substrate.

摘要翻译： 集成电路装置包括其中布置有多个集成半导体元件的衬底，该衬底具有靠近衬底的布线互连，中间布线互连和远离衬底的布线互连，其以增加的距离以该顺序布置 从底物。

公开(公告)号：US20080227261A1

公开(公告)日：2008-09-18

申请号：US12051928

申请日：2008-03-20

申请人： Josef Bock ,  Rudolf Lachner ,  Thomas Meister ,  Reinhard Stengl ,  Herbert Schafer ,  Martin Seck

发明人： Josef Bock ,  Rudolf Lachner ,  Thomas Meister ,  Reinhard Stengl ,  Herbert Schafer ,  Martin Seck

IPC分类号： H01L21/331

CPC分类号： H01L29/66272 ,  H01L21/8222 ,  H01L27/0825 ,  H01L29/0821

摘要： The invention relates to a method for fabricating a transistor structure, comprising at least a first and a second bipolar transistor having different collector widths.The invention is distinguished by the fact that all junctions between differently doped regions have a sharp interface. In this case, by way of example, a first collector region 2.1 is suitable for a high-frequency transistor with high limiting frequencies fT and a second collector region 2.2 is suitable for a high-voltage transistor with increased breakdown voltages.

摘要翻译： 本发明涉及一种用于制造晶体管结构的方法，该方法至少包括具有不同集电极宽度的第一和第二双极晶体管。 本发明的区别在于，不同掺杂区域之间的所有结点都具有尖锐的界面。 在这种情况下，作为示例，第一集电极区域2.1适用于具有高限制频率f T T的高频晶体管，并且第二集电极区域2.2适用于具有 增加击穿电压。

公开(公告)号：US07371650B2

公开(公告)日：2008-05-13

申请号：US10532894

申请日：2003-10-24

申请人： Josef Böck ,  Rudolf Lachner ,  Thomas Meister ,  Reinhard Stengl ,  Herbert Schäfer ,  Martin Seck

发明人： Josef Böck ,  Rudolf Lachner ,  Thomas Meister ,  Reinhard Stengl ,  Herbert Schäfer ,  Martin Seck

IPC分类号： H01L21/331

CPC分类号： H01L29/66272 ,  H01L21/8222 ,  H01L27/0825 ,  H01L29/0821

摘要： A method for fabricating a transistor structure with a first and a second bipolar transistor having different collector widths is presented. The method includes providing a semiconductor substrate, introducing a first buried layer of the first bipolar transistor and a second buried layer of the second bipolar transistor into the semiconductor substrate, and producing at least a first collector region having a first collector width on the first buried layer and a second collector region having a second collector width on the second buried layer. A first collector zone having a first thickness is produced on the second buried layer for production of the second collector width. A second collector zone having a second thickness is produced on the first collector zone. At least one insulation region is produced that isolates at least the collector regions from one another.

摘要翻译： 提出了一种制造具有不同集电极宽度的第一和第二双极晶体管的晶体管结构的方法。 该方法包括提供半导体衬底，将第一双极晶体管的第一掩埋层和第二双极晶体管的第二掩埋层引入到半导体衬底中，并且至少在第一掩埋层上产生具有第一集电极宽度的第一集电极区域 层和在第二掩埋层上具有第二集电极宽度的第二集电极区。 在第二掩埋层上产生具有第一厚度的第一收集器区，用于产生第二收集器宽度。 在第一收集器区域上产生具有第二厚度的第二收集器区域。 产生至少一个绝缘区域，其至少隔离收集器区域彼此。

公开(公告)号：US20060009002A1

公开(公告)日：2006-01-12

申请号：US10532894

申请日：2003-10-24

申请人： Josef Bock ,  Rudolf Lachner ,  Thomas Meister ,  Reinhard Stengl ,  Herbert Schafer ,  Martin Seck

发明人： Josef Bock ,  Rudolf Lachner ,  Thomas Meister ,  Reinhard Stengl ,  Herbert Schafer ,  Martin Seck

IPC分类号： H01L21/331 ,  H01L21/8228

CPC分类号： H01L29/66272 ,  H01L21/8222 ,  H01L27/0825 ,  H01L29/0821

摘要： A method for fabricating a transistor structure with a first and a second bipolar transistor having different collector widths is presented. The method includes providing a semiconductor substrate, introducing a first buried layer of the first bipolar transistor and a second buried layer of the second bipolar transistor into the semiconductor substrate, and producing at least a first collector region having a first collector width on the first buried layer and a second collector region having a second collector width on the second buried layer. A first collector zone having a first thickness is produced on the second buried layer for production of the second collector width. A second collector zone having a second thickness is produced on the first collector zone. At least one insulation region is produced that isolates at least the collector regions from one another.

摘要翻译： 提出了一种制造具有不同集电极宽度的第一和第二双极晶体管的晶体管结构的方法。 该方法包括提供半导体衬底，将第一双极晶体管的第一掩埋层和第二双极晶体管的第二掩埋层引入到半导体衬底中，并且至少在第一掩埋层上产生具有第一集电极宽度的第一集电极区域 层和在第二掩埋层上具有第二集电极宽度的第二集电极区。 在第二掩埋层上产生具有第一厚度的第一收集器区，用于产生第二收集器宽度。 在第一收集器区域上产生具有第二厚度的第二收集器区域。 产生至少一个绝缘区域，其至少隔离收集器区域彼此。

公开(公告)号：US20060131694A1

公开(公告)日：2006-06-22

申请号：US11295706

申请日：2005-12-06

申请人： Thomas Bottner ,  Stefan Drexl ,  Thomas Huttner ,  Martin Seck

发明人： Thomas Bottner ,  Stefan Drexl ,  Thomas Huttner ,  Martin Seck

IPC分类号： H01L29/73 ,  H01L21/8228

CPC分类号： H01L27/0826 ,  H01L21/82285

摘要： An integrated circuit arrangement and fabrication method is provided. The integrated circuit arrangement contains an NPN transistor and a PNP transistor. The PNP transistor contains an emitter connection region and a cutout. The cutout delimits the width of the emitter connection region. The electrically conductive material of the connection region laterally overlaps the cutout.

公开(公告)号：US20050029624A1

公开(公告)日：2005-02-10

申请号：US10873855

申请日：2004-06-21

申请人： Thomas Bottner ,  Stefan Drexl ,  Thomas Huttner ,  Martin Seck

发明人： Thomas Bottner ,  Stefan Drexl ,  Thomas Huttner ,  Martin Seck

IPC分类号： H01L21/8228 ,  H01L27/082 ,  H01L29/417 ,  H01L29/00

CPC分类号： H01L27/0826 ,  H01L21/82285 ,  H01L29/41708

摘要： An explanation is given of, inter alia, an integrated circuit arrangement (100) containing an npn transistor (102) and a pnp transistor (104). Transistors with outstanding electrical properties are produced if the pnp transistor contains a cutout (142) for an edge terminal region (120) and if the edge terminal region (120) has a part near the substrate which is arranged in the cutout (142) and a part remote from the substrate which is arranged outside the cutout (142) and overlaps the base terminal region (139).

摘要翻译： 具体来说，给出了包含npn晶体管（102）和pnp晶体管（104）的集成电路装置（100）。 如果pnp晶体管包含用于边缘端子区域（120）的切口（142）并且边缘端子区域（120）具有布置在切口（142）中的基板附近的部分，则产生具有优异电性能的晶体管，以及 远离基板的部分，其布置在切口（142）的外部并与基部端子区域（139）重叠。

公开(公告)号：US08003475B2

公开(公告)日：2011-08-23

申请号：US12051928

申请日：2008-03-20

申请人： Josef Böck ,  Rudolf Lachner ,  Thomas Meister ,  Reinhard Stengl ,  Herbert Schäfer ,  Martin Seck

发明人： Josef Böck ,  Rudolf Lachner ,  Thomas Meister ,  Reinhard Stengl ,  Herbert Schäfer ,  Martin Seck

IPC分类号： H01L21/331

CPC分类号： H01L29/66272 ,  H01L21/8222 ,  H01L27/0825 ,  H01L29/0821

摘要： A method for fabricating a transistor structure with a first and a second bipolar transistor having different collector widths is presented. The method includes providing a semiconductor substrate, introducing a first buried layer of the first bipolar transistor and a second buried layer of the second bipolar transistor into the semiconductor substrate, and producing at least a first collector region having a first collector width on the first buried layer and a second collector region having a second collector width on the second buried layer. A first collector zone having a first thickness is produced on the second buried layer for production of the second collector width. A second collector zone having a second thickness is produced on the first collector zone. At least one insulation region is produced that isolates at least the collector regions from one another.

摘要翻译： 提出了一种制造具有不同集电极宽度的第一和第二双极晶体管的晶体管结构的方法。 该方法包括提供半导体衬底，将第一双极晶体管的第一掩埋层和第二双极晶体管的第二掩埋层引入到半导体衬底中，并且至少在第一掩埋层上产生具有第一集电极宽度的第一集电极区域 层和在第二掩埋层上具有第二集电极宽度的第二集电极区。 在第二掩埋层上产生具有第一厚度的第一收集器区，用于产生第二收集器宽度。 在第一收集器区域上产生具有第二厚度的第二收集器区域。 产生至少一个绝缘区域，其至少隔离收集器区域彼此。