公开(公告)号：US08875006B2

公开(公告)日：2014-10-28

申请号：US13947573

申请日：2013-07-22

申请人： Micron Technology, Inc.

发明人： Christopher Bueb

IPC分类号： G06F11/00 ,  G06F11/10

CPC分类号： G06F11/10 ,  G06F11/1048 ,  G06F11/1068

摘要： Embodiments of the present disclosure provide methods and apparatuses related to NVM devices with extended error correction protection. In some embodiments, a parity cache is used to store parity values of data values stored in a plurality of codewords of an NVM device. Other embodiments may be described and claimed.

摘要翻译： 本公开的实施例提供了与具有扩展的纠错保护的NVM设备相关的方法和装置。 在一些实施例中，奇偶校验高速缓存用于存储存储在NVM设备的多个码字中的数据值的奇偶校验值。 可以描述和要求保护其他实施例。

公开(公告)号：US08694867B2

公开(公告)日：2014-04-08

申请号：US13627915

申请日：2012-09-26

申请人： Micron Technology, Inc.

发明人： Christopher Bueb

IPC分类号： G06F11/00

CPC分类号： G06F11/1072 ,  G11C29/52

摘要： Embodiments of the present disclosure provide methods, systems, and apparatuses related to multilevel encoding with error correction. In some embodiments, a plurality of bits may be encoded into a plurality of memory cells by responding to bits of the plurality of bits by changing the logic levels of corresponding groups of memory cells of the plurality of memory cells. Other embodiments may be described and claimed.

摘要翻译： 本公开的实施例提供了与具有纠错的多级编码相关的方法，系统和装置。 在一些实施例中，可以通过改变多个存储单元的相应组的存储单元的逻辑电平来响应多个比特中的比特来将多个比特编码成多个存储单元。 可以描述和要求保护其他实施例。

公开(公告)号：US20130326304A1

公开(公告)日：2013-12-05

申请号：US13959308

申请日：2013-08-05

申请人： MICRON TECHNOLOGY, INC.

发明人： Christopher Bueb ,  Sean Eilbert

IPC分类号： H03M13/29

CPC分类号： H03M13/29 ,  H03M13/093

摘要： Example embodiments described herein may relate error detection and correction on a portion of a codeword in a memory device.

摘要翻译： 这里描述的示例性实施例可以涉及存储器件中的码字的一部分上的错误检测和校正。