公开(公告)号：US20090210612A1

公开(公告)日：2009-08-20

申请号：US12282693

申请日：2007-03-12

申请人： Masahiro Nakanishi ,  Masayuki Toyama ,  Yutaka Nakamura ,  Yasushi Gohou ,  Masanori Matsuura ,  Manabu Inoue ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno ,  Shunichi Iwanari ,  Shinichi Tokumitsu

发明人： Masahiro Nakanishi ,  Masayuki Toyama ,  Yutaka Nakamura ,  Yasushi Gohou ,  Masanori Matsuura ,  Manabu Inoue ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno ,  Shunichi Iwanari ,  Shinichi Tokumitsu

IPC分类号： G06F12/00 ,  G06F12/02

CPC分类号： G06F12/0246 ,  G06F2212/7203

摘要： In rewriting processing of logical sectors, data of the transferred logical sectors are temporarily stored in a memory buffer. When the buffer memory has been full filled with data, the data is written into a flash memory. In rewriting processing for the flash memory including a writing unit (page) having a capacity larger than a minimum writing unit (sector) from outside, the number of executions of the evacuation processing can be reduced and the fast data rewriting can be performed. Thus, it is possible to rationalize the evacuation processing for old data caused in the rewriting in units of sectors and to improve the data rewriting speed.

摘要翻译： 在逻辑扇区的重写处理中，传送的逻辑扇区的数据被临时存储在存储缓冲器中。 当缓冲存储器已经完全填满数据时，数据被写入闪存。 在包括具有大于来自外部的最小写入单位（扇区）的容量的写入单元（页）的闪存的重写处理中，可以减少撤离处理的执行次数并且可以执行快速数据重写。 因此，可以使以扇区为单位重写的旧数据的撤离处理合理化，并提高数据重写速度。

公开(公告)号：US20090055576A1

公开(公告)日：2009-02-26

申请号：US11908715

申请日：2006-03-09

申请人： Masahiro Nakanishi ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno ,  Yutaka Nakamura ,  Masayuki Toyama ,  Yasushi Goho ,  Syunichi Iwanari ,  Yoshihisa Kato ,  Manabu Inoue

发明人： Masahiro Nakanishi ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno ,  Yutaka Nakamura ,  Masayuki Toyama ,  Yasushi Goho ,  Syunichi Iwanari ,  Yoshihisa Kato ,  Manabu Inoue

IPC分类号： G06F12/00 ,  G06F12/02

CPC分类号： G06F3/0656 ,  G06F3/0613 ,  G06F3/0619 ,  G06F3/0643 ,  G06F3/0679 ,  G06F12/0246 ,  G06F2212/1016 ,  G06F2212/7203

摘要： A nonvolatile storage device is provided with a nonvolatile main storage memory (114) whose erase size is larger than a cluster size, and a buffer (106), i.e. a nonvolatile auxiliary storage memory. At the time of writing data in the memory, the data is temporarily stored in the buffer (106), then, a plurality of data in the buffer (106) are collectively taken out to be stored in the main storage memory (114). Data in an original block is saved in a write block in the main storage memory. Thus, the data can be written in the main storage memory (114) at a high speed.

摘要翻译： 非易失性存储装置具有擦除大小大于簇大小的非易失性主存储存储器（114）和缓冲器（106），即非易失性辅助存储存储器。 在将数据写入存储器时，将数据临时存储在缓冲器（106）中，然后将缓冲器（106）中的多个数据集中取出以存储在主存储器（114）中。 原始块中的数据保存在主存储器中的写入块中。 因此，可以高速地将数据写入主存储存储器（114）。

公开(公告)号：US20080168252A1

公开(公告)日：2008-07-10

申请号：US11914989

申请日：2006-05-18

申请人： Daisuke Kunimune ,  Masahiro Nakanishi ,  Manabu Inoue ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno

发明人： Daisuke Kunimune ,  Masahiro Nakanishi ,  Manabu Inoue ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno

IPC分类号： G06F12/02 ,  G06F12/00

CPC分类号： G06F12/0246 ,  G06F2212/7201

摘要： The invention presents a memory controller capable of shortening the creation time of address management table at the time of initialization of memory card, while avoiding decline of access speed due to process of writing back the address management table in normal operation.The memory controller 114 includes a read-write memory 113 for temporarily storing the address management table 112, a memory control unit 122 for writing, in a nonvolatile memory 115, an address management table temporarily stored in the read-write memory and address range specifying information for specifying the changeover destination address range, when the physical block of data writing destination is changed over from a certain address range to other address range, and an address management table generation unit 107 for reading out the distributed management information used for managing the state of physical block included in the address range specified based on the address range specifying information at the time of initialization, and generating the address management table 112 based on the distributed management information being read out.

摘要翻译： 本发明提出了一种能够缩短存储卡初始化时的地址管理表的创建时间的存储器控​​制器，同时避免由于在正常操作中写入地址管理表的过程而导致的访问速度的下降。 存储器控制器114包括用于临时存储地址管理表112的读写存储器113，用于在非易失性存储器115中写入临时存储在读写存储器中的地址管理表和指定地址范围的存储器控​​制单元122 用于指定切换目的地地址范围的信息，当数据写入目的地的物理块从特定地址范围改变到其他地址范围时，以及地址管理表生成单元107，用于读出用于管理状态的分布式管理信息 包括在基于初始化时的地址范围指定信息指定的地址范围内的物理块，并且基于被读出的分布式管理信息生成地址管理表112。

公开(公告)号：US20080028129A1

公开(公告)日：2008-01-31

申请号：US10598307

申请日：2005-02-25

申请人： Masahiro Nakanishi ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno ,  Manabu Inoue

发明人： Masahiro Nakanishi ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno ,  Manabu Inoue

IPC分类号： G06F12/00

CPC分类号： G06F11/1441 ,  G06F11/1435

摘要： A writing completion flag table (105) for storing a writing completion flag corresponding to a predetermined storage unit such as a cluster or a physical block is stored in a non-volatile control memory (106). When completion of data writing into a predetermined storage unit is detected, a write completion flag is written in the corresponding address of the storage unit on the write completion flag table (105). Thus, it is possible to recognize that data has been written normally. Even when the flag indicating completion of writing into a page of the writing unit of the main storage memory cannot be written, it is possible to improve the writing reliability.

摘要翻译： 用于存储与诸如集群或物理块的预定存储单元相对应的写入完成标志的写入完成标志表（105）被存储在非易失性控制存储器（106）中。 当检测到写入预定存储单元的数据写入完成时，在写入完成标志表（105）上将写入完成标志写入存储单元的相应地址。 因此，可以认识到数据已被正常写入。 即使当指示写入主存储器的写入单元的页面的完成的标志不能被写入时，也可以提高写入可靠性。

公开(公告)号：US07962824B2

公开(公告)日：2011-06-14

申请号：US11434494

申请日：2006-05-16

申请人： Masahiro Nakanishi ,  Manabu Inoue ,  Masayuki Toyama ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno

发明人： Masahiro Nakanishi ,  Manabu Inoue ,  Masayuki Toyama ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno

IPC分类号： G06F11/00

CPC分类号： G11C29/82 ,  G11C11/5621 ,  G11C16/04 ,  G11C2029/0409

摘要： With nonvolatile memory device employing a nonvolatile memory suc h as multiple-valued NAND flash memory or the like in which each memory cell holds data in a plurality of pages, there is such a problem that, if an error occurred under writing data, data stored in other page in the same group of the current page is changed, and hence the object of the present invention is to solve this problem. In writing data into a nonvolatile memory 110, when error occurred under writing data into a certain page, an error page identification part 128 identifies an error type and a physical address of the page where error occurred. An error corrector 129 then corrects errors occurred in other pages belonging to the same group of error occurrence page.

摘要翻译： 采用非易失性存储器的非易失性存储器件成为多值NAND闪速存储器等，其中每个存储器单元保持多个页面中的数据，存在如下问题：如果在写入数据时发生错误，则存储数据 在当前页面的同一组中的其他页面中被改变，因此本发明的目的是解决这个问题。 在将数据写入非易失性存储器110时，当在特定页面中写入数据时发生错误时，错误页识别部件128识别错误发生的页面的错误类型和物理地址。 错误校正器129然后校正属于同一组错误发生页面的其他页面中发生的错误。

公开(公告)号：US07793192B2

公开(公告)日：2010-09-07

申请号：US11568470

申请日：2005-04-25

申请人： Kazuaki Tamura ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Masahiro Nakanishi ,  Kiminori Matsuno ,  Manabu Inoue

发明人： Kazuaki Tamura ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Masahiro Nakanishi ,  Kiminori Matsuno ,  Manabu Inoue

IPC分类号： H03M13/03

CPC分类号： G11C16/22 ,  G06F11/1068 ,  G11C16/3418 ,  G11C2029/0409

摘要： A semiconductor memory device in which data is not written in a transfer destination under a state including an error when an error occurs at the time of reading data at the transfer destination. The semiconductor memory device (1) comprising a nonvolatile memory (2) having a data writing unit smaller than a physical block is provided with an error detecting/correcting circuit (23) in the non-volatile memory (2). When data stored in a specified block of the non-volatile memory (2) is transferred to a different physical block and written, the error detecting/correcting circuit (23) performs error detection and correction of data.

摘要翻译： 一种半导体存储器件，其中当在传送目的地读取数据时发生错误时，在包括错误的状态下，数据未被写入转移目的地。 包括具有比物理块小的数据写入单元的非易失性存储器（2）的半导体存储器件（1）在非易失性存储器（2）中设置有错误检测/校正电路（23）。 当存储在非易失性存储器（2）的指定块中的数据被传送到不同的物理块并写入时，错误检测/校正电路（23）执行数据的错误检测和校正。

公开(公告)号：US07633817B2

公开(公告)日：2009-12-15

申请号：US11712387

申请日：2007-03-01

申请人： Masahiro Nakanishi ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno

发明人： Masahiro Nakanishi ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno

IPC分类号： G11C7/00

CPC分类号： G06F12/06 ,  G06F2212/2022

摘要： A controller 102 and four flash memories F0 to F3 are connected by twos to two memory buses, and each flash memory is divided into two regions of substantially the same size to form a first half and a last half regions. In a four-memory configuration, a consecutive logical address specified by a host apparatus is divided into a predetermined size, and a write operation is performed in a format that repeatedly circulates through F0, F1, F2, F3 in this order. In a two-memory configuration, the write operation is performed in a format that repeatedly circulates through F00, F10, F01, F11. Thus, a controller processing is made common regardless of the number of flash memories connected to the controller.

摘要翻译： 控制器102和四个闪速存储器F0至F3通过两个连接到两个存储器总线，并且每个闪速存储器被划分为大致相同大小的两个区域，以形成前半部分和后半个区域。 在四存储器配置中，由主机设备指定的连续逻辑地址被划分为预定大小，并且以按顺序重复循环通过F0，F1，F2，F3的格式执行写入操作。 在双存储器配置中，写入操作以通过F00，F10，F01，F11重复循环的格式执行。 因此，无论连接到控制器的闪存数量如何，控制器处理都是常见的。

公开(公告)号：US07610435B2

公开(公告)日：2009-10-27

申请号：US10598307

申请日：2005-02-25

申请人： Masahiro Nakanishi ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno ,  Manabu Inoue

发明人： Masahiro Nakanishi ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno ,  Manabu Inoue

IPC分类号： G06F12/10

CPC分类号： G06F11/1441 ,  G06F11/1435

摘要： A writing completion flag table that stores a writing completion flag corresponding to a predetermined storage, such as a cluster or a physical block, is stored in a non-volatile control memory. When completion of data writing into a predetermined storage is detected, a write completion flag is written in the corresponding address of the storage on the write completion flag table. Thus, it is possible to recognize that data has been written normally. Even when the flag indicating completion of writing into a page of the writing unit of the main storage memory cannot be written, it is possible to improve the writing reliability.

摘要翻译： 存储与诸如集群或物理块的预定存储相对应的写入完成标志的写入完成标志表存储在非易失性控制存储器中。 当检测到写入预定存储器的数据写入完成时，写入完成标志被写入写入完成标志表上的存储器的对应地址。 因此，可以认识到数据已被正常写入。 即使当指示写入主存储器的写入单元的页面的完成的标志不能被写入时，也可以提高写入可靠性。

公开(公告)号：US20080250188A1

公开(公告)日：2008-10-09

申请号：US11722362

申请日：2005-11-17

申请人： Masahiro Nakanishi ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno ,  Manabu Inoue ,  Masayuki Toyama ,  Kunihiro Maki

发明人： Masahiro Nakanishi ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Kazuaki Tamura ,  Kiminori Matsuno ,  Manabu Inoue ,  Masayuki Toyama ,  Kunihiro Maki

IPC分类号： G06F12/16 ,  G06F12/06

CPC分类号： G06F11/1441 ,  G06F12/0246 ,  G06F2212/7201

摘要： A physical area management table (105) and a pointer table (106) are stored in a nonvolatile auxiliary storage memory (107). When a logical-physical conversion table (108) is updated (restored) in a main storage memory (140), the restored area is determined in a re-arrangement way by the pointer table to avoid rewrite concentration on the main storage memory (140). Immediately after data is written in the main storage memory (140), the state of the physical block on the physical area management table (105) is updated. Consequently, even if power interruption occurs, it is possible to reliably judge if the data is valid or not.

摘要翻译： 物理区域管理表（105）和指针表（106）被存储在非易失性辅助存储存储器（107）中。 当在主存储器（140）中更新（恢复）逻辑物理转换表（108）时，指针表以重新排列的方式确定恢复区域，以避免对主存储器（140）的重写集中 ）。 在数据写入主存储器（140）之后，物理区域管理表（105）的物理块的状态立即被更新。 因此，即使发生电力中断，也可以可靠地判断数据是否有效。

公开(公告)号：US20070277076A1

公开(公告)日：2007-11-29

申请号：US11568470

申请日：2005-04-25

申请人： Kazuaki Tamura ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Masahiro Nakanishi ,  Kiminori Matsuno ,  Manabu Inoue

发明人： Kazuaki Tamura ,  Tomoaki Izumi ,  Tetsushi Kasahara ,  Masahiro Nakanishi ,  Kiminori Matsuno ,  Manabu Inoue

IPC分类号： G06F12/16 ,  G11C16/06 ,  G11C29/00

CPC分类号： G11C16/22 ,  G06F11/1068 ,  G11C16/3418 ,  G11C2029/0409

摘要： A semiconductor memory device in which data is not written in a transfer destination under a state including an error when an error occurs at the time of reading data at the transfer destination. The semiconductor memory device (1) comprising a nonvolatile memory (2) having a data writing unit smaller than a physical block is provided with an error detecting/correcting circuit (23) in the non-volatile memory (2). When data stored in a specified block of the non-volatile memory (2) is transferred to a different physical block and written, the error detecting/correcting circuit (23) performs error detection and correction of data.

摘要翻译： 一种半导体存储器件，其中当在传送目的地读取数据时发生错误时，在包括错误的状态下，数据未被写入转移目的地。 包括具有比物理块小的数据写入单元的非易失性存储器（2）的半导体存储器件（1）在非易失性存储器（2）中设置有错误检测/校正电路（23）。 当存储在非易失性存储器（2）的指定块中的数据被传送到不同的物理块并写入时，错误检测/校正电路（23）执行数据的错误检测和校正。