公开(公告)号：US07625819B2

公开(公告)日：2009-12-01

申请号：US11806541

申请日：2007-06-01

申请人： Tuung Luoh ,  Ling-Wu Yang ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ling-Wu Yang ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/44 ,  H01L21/4763

CPC分类号： H01L21/76814 ,  H01L21/28518 ,  H01L21/76828

摘要： An interconnection process is provided. The process includes the following steps. Firstly, a semiconductor base having at least a electrical conductive region is provided. Next, a dielectric layer with a contact hole is formed to cover the semiconductor base, wherein the contact hole exposes part of the electrical conductive region. Then, a thermal process is performed on the semiconductor base covered with the dielectric layer. Lastly, a conductive layer is formed on the dielectric layer, wherein the conductive layer is electrically connected to the electrical conductive region through the contact hole.

摘要翻译： 提供互连过程。 该过程包括以下步骤。 首先，设置至少具有导电区域的半导体基板。 接下来，形成具有接触孔的电介质层以覆盖半导体基底，其中接触孔暴露部分导电区域。 然后，对覆盖有电介质层的半导体基板进行热处理。 最后，在电介质层上形成导电层，其中导电层通过接触孔与导电区电连接。

公开(公告)号：US20080132061A1

公开(公告)日：2008-06-05

申请号：US11950319

申请日：2007-12-04

申请人： Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/4763 ,  C23C16/00

CPC分类号： H01L21/76841 ,  H01L21/2855 ,  H01L21/28556

摘要： A method for depositing a barrier layer onto a substrate is disclosed. A layer of titanium (Ti) is deposited onto the substrate using an ionized metal plasma (IMP) physical vapor deposition process. The IMP process includes: generating gaseous ions, accelerating the gaseous ions towards a titanium target, sputtering the titanium atoms from the titanium target with the gaseous ions, ionizing the titanium atoms using a plasma, and depositing the ionized titanium atoms onto the substrate to form the layer of Ti. A first layer of titanium nitride (TiN) is deposited onto the layer of Ti using a metal organic chemical vapor deposition (MOCVD) process. A second layer of TiN is deposited onto the first layer of TiN using a thermal chemical vapor deposition process. The newly completed barrier layer is annealed in the presence of nitrogen at a temperature of between about 500° C. to about 750° C.

摘要翻译： 公开了一种在衬底上沉积阻挡层的方法。 使用电离金属等离子体（IMP）物理气相沉积工艺将一层钛（Ti）沉积到衬底上。 IMP过程包括：产生气体离子，将气态离子加速到钛靶，用钛离子溅射钛原子与气态离子，使用等离子体离子化钛原子，并将离子化的钛原子沉积到基底上形成 Ti层。 使用金属有机化学气相沉积（MOCVD）工艺将第一层氮化钛（TiN）沉积到Ti层上。 使用热化学气相沉积工艺将第二层TiN沉积到第一TiN层上。 将新完成的阻挡层在氮气存在下在约500℃至约750℃的温度下进行退火。

公开(公告)号：US20120043657A1

公开(公告)日：2012-02-23

申请号：US12860347

申请日：2010-08-20

申请人： Tuung Luoh ,  Ming Da Cheng ,  Chin-Ta Su ,  Tahone Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ming Da Cheng ,  Chin-Ta Su ,  Tahone Yang ,  Kuang-Chao Chen

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L21/76885 ,  H01L21/76852 ,  H01L23/53223 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods for fabricating conductive metal lines of a semiconductor device are described herein. In one embodiment, such a method may comprise depositing a conductive material over a substrate, and depositing a first barrier layer on the conductive layer. Such a method may also comprise patterning a mask on the first barrier layer, the pattern comprising a layout of the conductive lines. Such an exemplary method may also comprise etching the conductive material and the first barrier layer using the patterned mask to form the conductive lines. In addition, a low temperature post-flow may be performed on the structure. The method may also include depositing a dielectric material over and between the patterned conductive lines.

摘要翻译： 本文描述了制造半导体器件的导电金属线的方法。 在一个实施例中，这种方法可以包括在衬底上沉积导电材料，以及在导电层上沉积第一阻挡层。 这种方法还可以包括在第一阻挡层上图案化掩模，该图案包括导线的布局。 这种示例性方法还可以包括使用图案化掩模蚀刻导电材料和第一阻挡层以形成导电线。 此外，可以对结构进行低温后流。 该方法还可以包括在图案化导电线之上和之间沉积电介质材料。

公开(公告)号：US08580680B2

公开(公告)日：2013-11-12

申请号：US12915917

申请日：2010-10-29

申请人： Tuung Luoh ,  Sheng Hui Hsieh ,  Ricky Huang ,  Chin-Ta Su ,  Tahone Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Sheng Hui Hsieh ,  Ricky Huang ,  Chin-Ta Su ,  Tahone Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/44

CPC分类号： H01L29/66507 ,  H01L21/28052 ,  H01L21/28518

摘要： Techniques for forming metal silicide contact pads on semiconductor devices are disclosed, and in one exemplary embodiment, a method may comprise depositing a metal layer on and between a plurality of raised silicon-based features formed on a semiconductor substrate, the metal layer comprising metal capable of reacting with external silicon-based portions of the features to form a metal silicide. In addition, such a method may also include depositing a cap layer on the metal layer deposited on and between the plurality of raised silicon-based features, wherein a thickness of the cap layer on the metal layer between the raised features is greater than or equal to a thickness of the cap layer on the metal layer on the raised features. Furthermore, such a method may also include annealing the structure to cause portions of the metal layer to react with portions of the external silicon-based portions of the features to form metal silicide pads on and between the raised features.

摘要翻译： 公开了在半导体器件上形成金属硅化物接触焊盘的技术，并且在一个示例性实施例中，一种方法可以包括在形成在半导体衬底上的多个凸起的硅基特征之间和之间沉积金属层，所述金属层包括金属 与特征的外部硅基部分反应以形成金属硅化物。 此外，这种方法还可以包括在沉积在多个凸起的硅基特征之间和之间的金属层上沉积覆盖层，其中在凸起特征之间的金属层上的覆盖层的厚度大于或等于 到金属层上的盖层的厚度在凸起的特征​​上。 此外，这种方法还可以包括对结构进行退火以使金属层的一部分与特征的外部硅基部分的部分反应，以在凸起特征之间和之间形成金属硅化物焊盘。

公开(公告)号：US20120104516A1

公开(公告)日：2012-05-03

申请号：US12915917

申请日：2010-10-29

申请人： Tuung Luoh ,  Sheng Hui Hsieh ,  Ricky Huang ,  Chin-Ta Su ,  Tahone Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Sheng Hui Hsieh ,  Ricky Huang ,  Chin-Ta Su ,  Tahone Yang ,  Kuang-Chao Chen

IPC分类号： H01L29/78 ,  H01L21/28

CPC分类号： H01L29/66507 ,  H01L21/28052 ,  H01L21/28518

摘要： Techniques for forming metal silicide contact pads on semiconductor devices are disclosed, and in one exemplary embodiment, a method may comprise depositing a metal layer on and between a plurality of raised silicon-based features formed on a semiconductor substrate, the metal layer comprising metal capable of reacting with external silicon-based portions of the features to form a metal silicide. In addition, such a method may also include depositing a cap layer on the metal layer deposited on and between the plurality of raised silicon-based features, wherein a thickness of the cap layer on the metal layer between the raised features is greater than or equal to a thickness of the cap layer on the metal layer on the raised features. Furthermore, such a method may also include annealing the structure to cause portions of the metal layer to react with portions of the external silicon-based portions of the features to form metal silicide pads on and between the raised features.

摘要翻译： 公开了在半导体器件上形成金属硅化物接触焊盘的技术，并且在一个示例性实施例中，一种方法可以包括在形成在半导体衬底上的多个凸起的硅基特征之间和之间沉积金属层，所述金属层包括金属 与特征的外部硅基部分反应以形成金属硅化物。 此外，这种方法还可以包括在沉积在多个凸起的硅基特征之间和之间的金属层上沉积覆盖层，其中在凸起特征之间的金属层上的覆盖层的厚度大于或等于 到金属层上的盖层的厚度在凸起的特征​​上。 此外，这种方法还可以包括对结构进行退火以使金属层的一部分与特征的外部硅基部分的部分反应，以在凸起特征之间和之间形成金属硅化物焊盘。

公开(公告)号：US08828861B2

公开(公告)日：2014-09-09

申请号：US12860347

申请日：2010-08-20

申请人： Tuung Luoh ,  Ming Da Cheng ,  Chin-Ta Su ,  Tahone Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ming Da Cheng ,  Chin-Ta Su ,  Tahone Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/4763 ,  H01L21/768 ,  H01L23/532

CPC分类号： H01L21/76885 ,  H01L21/76852 ,  H01L23/53223 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods for fabricating conductive metal lines of a semiconductor device are described herein. In one embodiment, such a method may comprise depositing a conductive material over a substrate, and depositing a first barrier layer on the conductive layer. Such a method may also comprise patterning a mask on the first barrier layer, the pattern comprising a layout of the conductive lines. Such an exemplary method may also comprise etching the conductive material and the first barrier layer using the patterned mask to form the conductive lines. In addition, a low temperature post-flow may be performed on the structure. The method may also include depositing a dielectric material over and between the patterned conductive lines.

摘要翻译： 本文描述了制造半导体器件的导电金属线的方法。 在一个实施例中，这种方法可以包括在衬底上沉积导电材料，以及在导电层上沉积第一阻挡层。 这种方法还可以包括在第一阻挡层上图案化掩模，该图案包括导线的布局。 这种示例性方法还可以包括使用图案化掩模蚀刻导电材料和第一阻挡层以形成导电线。 此外，可以对结构进行低温后流。 该方法还可以包括在图案化导电线之上和之间沉积电介质材料。

公开(公告)号：US08669184B2

公开(公告)日：2014-03-11

申请号：US13012506

申请日：2011-01-24

申请人： Tuung Luoh ,  Ling-Wu Yang ,  Ta-Hone Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ling-Wu Yang ,  Ta-Hone Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/302

CPC分类号： H01L21/02068 ,  H01L21/0217 ,  H01L21/32055 ,  H01L21/32139 ,  H01L21/76834

摘要： Described is a method for improving the flatness of a layer deposited on a doped polycrystalline layer, which includes reducing the grain size of the polycrystalline layer to decrease the out-diffusion amount of the dopant from the polycrystalline layer, and/or reducing the amount of the out-diffusing dopant on the surface of the polycrystalline layer.

摘要翻译： 描述了一种用于提高沉积在掺杂多晶层上的层的平坦度的方法，其包括减小多晶层的晶粒尺寸以减少掺杂剂从多晶层的扩散量，和/或减少 多晶层表面上的扩散扩散掺杂剂。

公开(公告)号：US07517780B2

公开(公告)日：2009-04-14

申请号：US11044212

申请日：2005-01-28

申请人： Ling-Wuu Yang ,  Kuang-Chao Chen ,  Tuung Luoh

发明人： Ling-Wuu Yang ,  Kuang-Chao Chen ,  Tuung Luoh

IPC分类号： H01L21/3205 ,  H01L21/4763 ,  H01L21/44

CPC分类号： H01L21/28052 ,  H01L21/32155 ,  H01L29/66575

摘要： A method of manufacturing a semiconductor device includes providing a first layer over a wafer substrate, providing a polysilicon layer over the first layer, implanting nitrogen ions into the polysilicon layer, forming a polycide layer over the polysilicon layer, and forming source and drain regions.

摘要翻译： 一种制造半导体器件的方法包括在晶片衬底上提供第一层，在第一层上提供多晶硅层，将氮离子注入到多晶硅层中，在多晶硅层上形成多晶硅化物层，以及形成源区和漏极区。

公开(公告)号：US20080119042A1

公开(公告)日：2008-05-22

申请号：US11847135

申请日：2007-08-29

申请人： Tuung Luoh ,  Chi-Tung Huang ,  Kuang-Chao Chen ,  Candy Jiang

发明人： Tuung Luoh ,  Chi-Tung Huang ,  Kuang-Chao Chen ,  Candy Jiang

IPC分类号： H01L21/4763

CPC分类号： H01L21/76843 ,  H01L21/76864 ,  H01L21/76877

摘要： A BEOL manufacturing process for forming a via process between two metal lines on a semiconductor wafer comprises depositing a portion of a first metal adhesion layer within a patterned via hole, followed by a cooling step. The cooling step is then followed by formation of the remainder of the first metal adhesion layer and formation of a second metal adhesion layer within the patterned via hole. This process of forming the remaining portion of the first metal adhesion layer can be referred to as a wafer load, unload, load (LUL) process. By using a LUL process, thermal history is minimized, which reduces Al extrusion at the via interfaces.

摘要翻译： 用于在半导体晶片上的两个金属线之间形成通孔工艺的BEOL制造工艺包括在图案化的通孔内沉积第一金属粘附层的一部分，接着进行冷却步骤。 然后冷却步骤之后形成第一金属粘合层的其余部分，并在图案化的通孔内形成第二金属粘合层。 形成第一金属粘合层的剩余部分的这个过程可以被称为晶片负载，卸载，负载（LUL）过程。 通过使用LUL工艺，可以最大限度地减少热历史，从而减少通孔界面处的Al挤压。

公开(公告)号：US20070161204A1

公开(公告)日：2007-07-12

申请号：US11329553

申请日：2006-01-11

申请人： Hsing-Hua Chiu ,  Tuung Luoh ,  Chi-Tung Huang ,  Kuang-Chao Chen

发明人： Hsing-Hua Chiu ,  Tuung Luoh ,  Chi-Tung Huang ,  Kuang-Chao Chen

IPC分类号： H01L21/76

CPC分类号： H01L23/53223 ,  H01L21/0276 ,  H01L21/2855 ,  H01L21/32051 ,  H01L21/32139 ,  H01L2924/0002 ,  Y10S438/952 ,  H01L2924/00

摘要： A process for forming an ARC layer in the fabrication of a semiconductor device comprises forming a modified ARC layer that increases the resistance to crown defects and bridging and also provides better adhesion for the ARC layer with the underlying metal layer. The modified ARC layer can comprise two titanium nitride ARC layers, a titanium nitride/titanium/titanium nitride sandwich structure, a modified titanium nitride layer, or an extended thickness titanium nitride layer.

摘要翻译： 在制造半导体器件中形成ARC层的方法包括形成改进的ARC层，其增加了对冠部缺陷和桥接的抵抗性，并且还为具有下面的金属层的ARC层提供了更好的附着力。 经修改的ARC层可以包括两个氮化钛ARC层，氮化钛/钛/氮化钛夹层结构，改性氮化钛层或延伸厚度的氮化钛层。