利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

362 条记录 (耗时 0.036 秒)

    Systems and Methods for Non-Binary Decoding Biasing Control
    21.
    发明申请
    Systems and Methods for Non-Binary Decoding Biasing Control 有权
    非二进制解码偏倚控制系统与方法

    公开(公告)号：US20130067297A1

    公开(公告)日：2013-03-14

    申请号：US13227538

    申请日：2011-09-08

    申请人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang ,  Wu Chang

    发明人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang ,  Wu Chang

    IPC分类号： H03M13/45 ,  G06F11/10

    CPC分类号： H03M13/1102 ,  G11B20/10379 ,  G11B27/36 ,  G11B2220/2516 ,  H03M13/1111 ,  H03M13/3983 ,  H03M13/45 ,  H03M13/6569

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detector circuit, a biasing circuit, and a data decoder circuit. The data detector circuit is operable to apply a data detection algorithm to a series of symbols to yield a detected output, and the detected output includes a series of soft decision data corresponding to non-binary symbols. The biasing circuit is operable apply a bias to each of the series of soft decision data to yield a series of biased soft decision data. The data decoder circuit is operable to apply a data decoding algorithm to the series of biased soft decision data corresponding to the non-binary symbols.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了包括数据检测器电路，偏置电路和数据解码器电路的数据处理电路。 数据检测器电路可操作以将数据检测算法应用于一系列符号以产生检测到的输出，并且所检测的输出包括与非二进制符号对应的一系列软判决数据。 偏置电路可操作地将偏置应用于该系列软判决数据中的每一个，以产生一系列偏置的软判决数据。 数据解码器电路可操作以将数据解码算法应用于对应于非二进制符号的一系列偏置软判决数据。

    Systems and Methods for Generating Predictable Degradation Bias
    22.
    发明申请
    Systems and Methods for Generating Predictable Degradation Bias 有权
    用于产生可预测的降解偏差的系统和方法

    公开(公告)号：US20130063835A1

    公开(公告)日：2013-03-14

    申请号：US13227544

    申请日：2011-09-08

    申请人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Fan Zhang ,  Yang Han

    发明人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Fan Zhang ,  Yang Han

    IPC分类号： G11B5/03 ,  G11C5/14 ,  G11B5/035

    CPC分类号： G11B20/10379 ,  G11B5/09 ,  G11B19/048 ,  G11B20/10268 ,  G11B20/10296 ,  G11B2220/2516 ,  H03M13/2957 ,  H03M13/6331 ,  H03M13/6343

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detector circuit and a bias calculation circuit. The data detector circuit is operable to apply a data detection algorithm to a first data set to yield a first series of soft decision data, and to apply the data detection algorithm to a second data set to yield a second series of soft decision data. The bias calculation circuit operable to calculate a series of bias values based at least in part on the first series of soft decision data and the second series of soft decision data. The series of bias values correspond to a conversion between the first series of soft decision data and the second series of soft decision data.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了包括数据检测器电路和偏置计算电路的数据处理电路。 数据检测器电路可操作以将数据检测算法应用于第一数据集以产生第一系列软判决数据，并将数据检测算法应用于第二数据集以产生第二系列软判决数据。 偏置计算电路可操作以至少部分地基于第一系列软判决数据和第二系列软判决数据来计算一系列偏置值。 一系列偏差值对应于第一系列软判决数据与第二系列软判决数据之间的转换。

    Systems and Methods for Data Processing
    28.
    发明申请
    Systems and Methods for Data Processing 有权
    数据处理系统和方法

    公开(公告)号：US20120262814A1

    公开(公告)日：2012-10-18

    申请号：US13088146

    申请日：2011-04-15

    申请人： Zongwang Li ,  Fan Zhang ,  Wu Chang ,  Shaohua Yang

    发明人： Zongwang Li ,  Fan Zhang ,  Wu Chang ,  Shaohua Yang

    IPC分类号： G11B5/09 ,  G11B20/10

    CPC分类号： G11B20/1833 ,  G11B20/10046 ,  G11B20/10296 ,  G11B2020/185 ,  G11B2220/2516 ,  H03M13/1111 ,  H03M13/1128 ,  H03M13/6343

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes: a data detector circuit, a data decoder circuit, and a multi-path circuit. The data detector circuit is operable to apply a data detection algorithm to a data input and a decoder output to yield a detected output. The data decoder circuit is operable to apply a decoding algorithm to a decoder input to yield the decoder output and a status input. The multi-path circuit is operable to provide the decoder input based at least in part on the detected output and the status input.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了一种数据处理电路，其包括：数据检测器电路，数据解码器电路和多路径电路。 数据检测器电路可操作以将数据检测算法应用于数据输入和解码器输出以产生检测的输出。 数据解码器电路可操作以将解码算法应用于解码器输入以产生解码器输出和状态输入。 多路径电路可操作以至少部分地基于检测到的输出和状态输入来提供解码器输入。

    Multi-level LDPC layered decoder with out-of-order processing
    29.
    发明授权
    Multi-level LDPC layered decoder with out-of-order processing 有权
    具有无序处理的多级LDPC分层解码器

    公开(公告)号：US09015547B2

    公开(公告)日：2015-04-21

    申请号：US13588648

    申请日：2012-08-17

    申请人： Chung-Li Wang ,  Shaohua Yang ,  Zongwang Li ,  Fan Zhang

    发明人： Chung-Li Wang ,  Shaohua Yang ,  Zongwang Li ,  Fan Zhang

    IPC分类号： H03M13/00 ,  H03M13/13 ,  G11B20/22 ,  H03M13/11 ,  G11B20/18 ,  H03M13/29

    CPC分类号： H03M13/13 ,  G11B20/1833 ,  G11B20/22 ,  G11B2020/185 ,  H03M13/1117 ,  H03M13/116 ,  H03M13/1171 ,  H03M13/2957 ,  H03M13/6325 ,  H03M13/6343 ,  H03M13/6583 ,  H03M13/6591

    摘要： An apparatus for low density parity check decoding includes a variable node processor operable to generate variable node to check node messages and to calculate perceived values based on check node to variable node messages, a check node processor operable to generate the check node to variable node messages and to calculate checksums based on the variable node to check node messages, and a scheduler operable to determine a layer processing order for the variable node processor and the check node processor based at least in part on the number of unsatisfied parity checks for each of the H matrix layers.

    摘要翻译： 一种用于低密度奇偶校验解码的装置，包括：可变节点处理器，用于生成可变节点以检查节点消息，并且基于对可变节点消息的校验节点来计算感知值;校验节点处理器，用于将校验节点生成到可变节点消息 以及基于所述变量节点来计算校验和以检查节点消息，以及调度器，其可操作以至少部分地基于所述可变节点处理器和所述校验节点处理器的每个的不满足奇偶校验的数量来确定所述变量节点处理器和所述校验节点处理器的层处理顺序 H矩阵层。

    Systems and methods for selective decoder input data processing
    30.
    发明授权
    Systems and methods for selective decoder input data processing 有权
    选择性解码器输入数据处理的系统和方法

    公开(公告)号：US08611033B2

    公开(公告)日：2013-12-17

    申请号：US13088146

    申请日：2011-04-15

    申请人： Zongwang Li ,  Fan Zhang ,  Wu Chang ,  Shaohua Yang

    发明人： Zongwang Li ,  Fan Zhang ,  Wu Chang ,  Shaohua Yang

    IPC分类号： G11B5/09 ,  H03M13/00

    CPC分类号： G11B20/1833 ,  G11B20/10046 ,  G11B20/10296 ,  G11B2020/185 ,  G11B2220/2516 ,  H03M13/1111 ,  H03M13/1128 ,  H03M13/6343

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes: a data detector circuit, a data decoder circuit, and a multi-path circuit. The data detector circuit is operable to apply a data detection algorithm to a data input and a decoder output to yield a detected output. The data decoder circuit is operable to apply a decoding algorithm to a decoder input to yield the decoder output and a status input. The multi-path circuit is operable to provide the decoder input based at least in part on the detected output and the status input.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了一种数据处理电路，其包括：数据检测器电路，数据解码器电路和多路径电路。 数据检测器电路可操作以将数据检测算法应用于数据输入和解码器输出以产生检测的输出。 数据解码器电路可操作以将解码算法应用于解码器输入以产生解码器输出和状态输入。 多路径电路可操作以至少部分地基于检测到的输出和状态输入来提供解码器输入。