利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

387 条记录 (耗时 0.036 秒)

    Systems and methods for power measurement in a data processing system
    1.
    发明授权
    Systems and methods for power measurement in a data processing system 有权
    数据处理系统中功率测量的系统和方法

    公开(公告)号：US08856575B2

    公开(公告)日：2014-10-07

    申请号：US13284684

    申请日：2011-10-28

    申请人： Shaohua Yang ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang

    发明人： Shaohua Yang ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang

    IPC分类号： G06F1/00 ,  G06F11/30 ,  G06F1/30

    CPC分类号： G06F11/3062 ,  G06F1/30

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes: a data detector circuit, a data decoder circuit, and a power usage control circuit. The data detector circuit is operable to apply a data detection algorithm to a data input to yield a detected output. The data decoder circuit is operable to apply a data decode algorithm to a data set derived from the detected output to yield a decoded output. The power usage control circuit is operable to force a defined number of global iterations applied to the data input by the data detector circuit and the data decoder circuit regardless of convergence of the data decode algorithm.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了一种数据处理电路，其包括：数据检测器电路，数据解码器电路和电力使用控制电路。 数据检测器电路可操作以将数据检测算法应用于数据输入以产生检测到的输出。 数据解码器电路可操作以将数据解码算法应用于从检测到的输出导出的数据集，以产生解码输出。 功率使用控制电路可操作以强制对数据检测器电路和数据解码器电路输入的数据施加的定义数量的全局迭代，而与数据解码算法的收敛无关。

    Systems and Methods for Power Measurement in a Data Processing System
    3.
    发明申请
    Systems and Methods for Power Measurement in a Data Processing System 有权
    数据处理系统中功率测量的系统和方法

    公开(公告)号：US20130111250A1

    公开(公告)日：2013-05-02

    申请号：US13284684

    申请日：2011-10-28

    申请人： Shaohua Yang ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang

    发明人： Shaohua Yang ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang

    IPC分类号： G06F11/30

    CPC分类号： G06F11/3062 ,  G06F1/30

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes: a data detector circuit, a data decoder circuit, and a power usage control circuit. The data detector circuit is operable to apply a data detection algorithm to a data input to yield a detected output. The data decoder circuit is operable to apply a data decode algorithm to a data set derived from the detected output to yield a decoded output. The power usage control circuit is operable to force a defined number of global iterations applied to the data input by the data detector circuit and the data decoder circuit regardless of convergence of the data decode algorithm.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了一种数据处理电路，其包括：数据检测器电路，数据解码器电路和电力使用控制电路。 数据检测器电路可操作以将数据检测算法应用于数据输入以产生检测到的输出。 数据解码器电路可操作以将数据解码算法应用于从检测到的输出导出的数据集，以产生解码输出。 功率使用控制电路可操作以强制对数据检测器电路和数据解码器电路输入的数据施加的定义数量的全局迭代，而与数据解码算法的收敛无关。

    Multi-level LDPC layered decoder with out-of-order processing
    4.
    发明授权
    Multi-level LDPC layered decoder with out-of-order processing 有权
    具有无序处理的多级LDPC分层解码器

    公开(公告)号：US09015547B2

    公开(公告)日：2015-04-21

    申请号：US13588648

    申请日：2012-08-17

    申请人： Chung-Li Wang ,  Shaohua Yang ,  Zongwang Li ,  Fan Zhang

    发明人： Chung-Li Wang ,  Shaohua Yang ,  Zongwang Li ,  Fan Zhang

    IPC分类号： H03M13/00 ,  H03M13/13 ,  G11B20/22 ,  H03M13/11 ,  G11B20/18 ,  H03M13/29

    CPC分类号： H03M13/13 ,  G11B20/1833 ,  G11B20/22 ,  G11B2020/185 ,  H03M13/1117 ,  H03M13/116 ,  H03M13/1171 ,  H03M13/2957 ,  H03M13/6325 ,  H03M13/6343 ,  H03M13/6583 ,  H03M13/6591

    摘要： An apparatus for low density parity check decoding includes a variable node processor operable to generate variable node to check node messages and to calculate perceived values based on check node to variable node messages, a check node processor operable to generate the check node to variable node messages and to calculate checksums based on the variable node to check node messages, and a scheduler operable to determine a layer processing order for the variable node processor and the check node processor based at least in part on the number of unsatisfied parity checks for each of the H matrix layers.

    摘要翻译： 一种用于低密度奇偶校验解码的装置，包括：可变节点处理器，用于生成可变节点以检查节点消息，并且基于对可变节点消息的校验节点来计算感知值;校验节点处理器，用于将校验节点生成到可变节点消息 以及基于所述变量节点来计算校验和以检查节点消息，以及调度器，其可操作以至少部分地基于所述可变节点处理器和所述校验节点处理器的每个的不满足奇偶校验的数量来确定所述变量节点处理器和所述校验节点处理器的层处理顺序 H矩阵层。

    Systems and methods for non-binary decoding biasing control
    5.
    发明授权
    Systems and methods for non-binary decoding biasing control 有权
    用于非二进制解码偏移控制的系统和方法

    公开(公告)号：US08661324B2

    公开(公告)日：2014-02-25

    申请号：US13227538

    申请日：2011-09-08

    申请人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang ,  Wu Chang

    发明人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang ,  Wu Chang

    IPC分类号： H03M13/00

    CPC分类号： H03M13/1102 ,  G11B20/10379 ,  G11B27/36 ,  G11B2220/2516 ,  H03M13/1111 ,  H03M13/3983 ,  H03M13/45 ,  H03M13/6569

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detector circuit, a biasing circuit, and a data decoder circuit. The data detector circuit is operable to apply a data detection algorithm to a series of symbols to yield a detected output, and the detected output includes a series of soft decision data corresponding to non-binary symbols. The biasing circuit is operable apply a bias to each of the series of soft decision data to yield a series of biased soft decision data. The data decoder circuit is operable to apply a data decoding algorithm to the series of biased soft decision data corresponding to the non-binary symbols.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了包括数据检测器电路，偏置电路和数据解码器电路的数据处理电路。 数据检测器电路可操作以将数据检测算法应用于一系列符号以产生检测到的输出，并且所检测的输出包括与非二进制符号对应的一系列软判决数据。 偏置电路可操作地将偏置应用于该系列软判决数据中的每一个，以产生一系列偏置的软判决数据。 数据解码器电路可操作以将数据解码算法应用于对应于非二进制符号的一系列偏置软判决数据。

    Systems and Methods for Non-Binary Decoding Biasing Control
    6.
    发明申请
    Systems and Methods for Non-Binary Decoding Biasing Control 有权
    非二进制解码偏倚控制系统与方法

    公开(公告)号：US20130067297A1

    公开(公告)日：2013-03-14

    申请号：US13227538

    申请日：2011-09-08

    申请人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang ,  Wu Chang

    发明人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang ,  Wu Chang

    IPC分类号： H03M13/45 ,  G06F11/10

    CPC分类号： H03M13/1102 ,  G11B20/10379 ,  G11B27/36 ,  G11B2220/2516 ,  H03M13/1111 ,  H03M13/3983 ,  H03M13/45 ,  H03M13/6569

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detector circuit, a biasing circuit, and a data decoder circuit. The data detector circuit is operable to apply a data detection algorithm to a series of symbols to yield a detected output, and the detected output includes a series of soft decision data corresponding to non-binary symbols. The biasing circuit is operable apply a bias to each of the series of soft decision data to yield a series of biased soft decision data. The data decoder circuit is operable to apply a data decoding algorithm to the series of biased soft decision data corresponding to the non-binary symbols.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了包括数据检测器电路，偏置电路和数据解码器电路的数据处理电路。 数据检测器电路可操作以将数据检测算法应用于一系列符号以产生检测到的输出，并且所检测的输出包括与非二进制符号对应的一系列软判决数据。 偏置电路可操作地将偏置应用于该系列软判决数据中的每一个，以产生一系列偏置的软判决数据。 数据解码器电路可操作以将数据解码算法应用于对应于非二进制符号的一系列偏置软判决数据。