公开(公告)号：US08008206B2

公开(公告)日：2011-08-30

申请号：US12873429

申请日：2010-09-01

申请人： Ming-Chung Liang ,  Chih-Hao Chen ,  Yu-Yu Chen ,  Hsin-Yi Tsai

发明人： Ming-Chung Liang ,  Chih-Hao Chen ,  Yu-Yu Chen ,  Hsin-Yi Tsai

IPC分类号： H01L21/311

CPC分类号： H01L21/31144 ,  H01L21/0338 ,  H01L21/76808 ,  H01L21/76813 ,  H01L21/76816

摘要： A method of lithography patterning includes forming a hard mask layer on a material layer and forming a capping layer on the hard mask layer. The capping layer does not react with oxygen gas during a photoresist ashing process. The capping layer is patterned by using a first resist pattern and a second resist pattern as etch masks. After the capping layer is patterned, the hard mask layer is patterned by using the patterned capping layer as an etch mask.

摘要翻译： 光刻图案的方法包括在材料层上形成硬掩模层，并在硬掩模层上形成覆盖层。 在光刻胶灰化过程中，封盖层不与氧气反应。 通过使用第一抗蚀剂图案和第二抗蚀剂图案作为蚀刻掩模来对覆盖层进行图案化。 在图案化覆盖层之后，通过使用图案化覆盖层作为蚀刻掩模来对硬掩模层进行图案化。

公开(公告)号：US07998873B2

公开(公告)日：2011-08-16

申请号：US11764053

申请日：2007-06-15

申请人： Chih-Hao Chen ,  Chia-Cheng Chou ,  Ming-Chung Liang ,  Keng-Chu Lin ,  Tzu-Li Lee

发明人： Chih-Hao Chen ,  Chia-Cheng Chou ,  Ming-Chung Liang ,  Keng-Chu Lin ,  Tzu-Li Lee

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L21/76814 ,  H01L21/02063 ,  H01L21/31138

摘要： A system and method for improving the performance of an integrated circuit by lowering RC delay time is provided. A preferred embodiment comprises adding a reactive etch gas to the ash/flush plasma process following a low-k dielectric etch. The illustrative embodiments implement a removal of the damage layer that is formed during a low-k dielectric etch.

摘要翻译： 提供了一种通过降低RC延迟时间来提高集成电路性能的系统和方法。 优选的实施方案包括在低k电介质蚀刻之后向灰/冲击等离子体工艺中添加反应性蚀刻气体。 说明性实施例实现了在低k电介质蚀刻期间形成的损伤层的去除。

公开(公告)号：US06573177B1

公开(公告)日：2003-06-03

申请号：US10076629

申请日：2002-02-19

申请人： Ming-Chung Liang ,  Stefan Tsai ,  Chai-Chi Chung

发明人： Ming-Chung Liang ,  Stefan Tsai ,  Chai-Chi Chung

IPC分类号： H01L216763

CPC分类号： H01L21/32139 ,  H01L21/0212 ,  H01L21/02271 ,  H01L21/0271 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/312

摘要： A semiconductor manufacturing method that includes defining a substrate, depositing a first layer over the substrate, providing a protection layer over the first layer, providing a layer of photoresist over the protection layer, patterning and defining the photoresist layer to form at least one photoresist structure having at least one substantially vertical sidewall and one substantially horizontal top, depositing a photo-insensitive material over the at least one photoresist structure and the protection layer with a chemical-vapor deposition process having at least one reactive gas, wherein an amount of the photo-insensitive material deposited on the top of the photoresist structure is substantially greater than an amount of the photo-insensitive material deposited on the at least one sidewall of the photoresist structure, and wherein the protection layer is non-reactive with the at least one reactive gas, and anisotropically etching the protection layer and the layer to be etched.

摘要翻译： 一种半导体制造方法，其包括限定衬底，在所述衬底上沉积第一层，在所述第一层上方提供保护层，在所述保护层上提供光致抗蚀剂层，图案化和限定所述光致抗蚀剂层以形成至少一个光致抗蚀剂结构 具有至少一个基本上垂直的侧壁和一个基本上水平的顶部，在具有至少一个反应性气体的化学气相沉积工艺的情况下在所述至少一个光致抗蚀剂结构和所述保护层上沉积光不敏感材料，其中所述照片的量 沉积在光致抗蚀剂结构的顶部上的不敏感材料基本上大于沉积在光致抗蚀剂结构的至少一个侧壁上的光敏材料的量，并且其中保护层与至少一个反应性 气体和各向异性蚀刻保护层和被蚀刻层。