公开(公告)号：US08587071B2

公开(公告)日：2013-11-19

申请号：US13452991

申请日：2012-04-23

申请人： Tsung-Che Tsai ,  Jam-Wem Lee ,  Yi-Feng Chang

发明人： Tsung-Che Tsai ,  Jam-Wem Lee ,  Yi-Feng Chang

IPC分类号： H01L23/62

CPC分类号： H01L27/0259 ,  H01L21/761 ,  H01L27/0277 ,  H01L27/0629

摘要： An ESD protection circuit includes a MOS transistor of a first type, a MOS transistor of a second type, an I/O pad, and first, second, and third guard rings of the first, second, and first types, respectively. The MOS transistor of the first type has a source coupled to a first node having a first voltage, and a drain coupled to a second node. The MOS transistor of the second type has a drain coupled to the second node, and a source coupled to a third node having a second voltage lower than the first voltage. The I/O pad is coupled to the second node. The first, second, and third guard rings are positioned around the MOS transistor of the second type.

摘要翻译： ESD保护电路分别包括第一类型的MOS晶体管，第二类型的MOS晶体管，第二类型的MOS晶体管，I / O焊盘以及第一，第二和第一类型的第一，第二和第三保护环。 第一类型的MOS晶体管具有耦合到具有第一电压的第一节点的源极和耦合到第二节点的漏极。 第二类型的MOS晶体管具有耦合到第二节点的漏极，以及耦合到具有低于第一电压的第二电压的第三节点的源极。 I / O焊盘耦合到第二节点。 第一，第二和第三保护环围绕第二类型的MOS晶体管定位。

公开(公告)号：US08476736B2

公开(公告)日：2013-07-02

申请号：US13030771

申请日：2011-02-18

申请人： Jam-Wem Lee ,  Yi-Feng Chang

发明人： Jam-Wem Lee ,  Yi-Feng Chang

IPC分类号： H01L29/861

CPC分类号： H01L29/861 ,  H01L27/0255 ,  H01L29/08

摘要： A diode includes an anode of a first conductivity type; a first cathode of the first conductivity type; and a second cathode of a second conductivity type opposite the first conductivity type. A lightly-doped region of the first conductivity type is under and vertically overlaps the anode and the first and the second cathodes. The portion of the lightly-doped region directly under the second cathode is fully depleted at a state when no bias voltage is applied between the anode and the second cathode.

摘要翻译： 二极管包括第一导电类型的阳极; 第一导电类型的第一阴极; 以及与第一导电类型相反的第二导电类型的第二阴极。 第一导电类型的轻掺杂区域在阳极和第一和第二阴极之下并且垂直重叠。 在第二阴极正下方的轻掺杂区域的部分在阳极和第二阴极之间没有施加偏置电压的状态下完全耗尽。

公开(公告)号：US20130075863A1

公开(公告)日：2013-03-28

申请号：US13246672

申请日：2011-09-27

申请人： Jam-Wem Lee ,  Yi-Feng Chang

发明人： Jam-Wem Lee ,  Yi-Feng Chang

IPC分类号： H01L29/73 ,  H01L27/082

CPC分类号： H01L27/0259 ,  H01L29/0649 ,  H01L29/732 ,  H01L29/735

摘要： An ESD protection apparatus comprises a substrate, a low voltage p-type well and a low voltage n-type well formed on the substrate. The ESD protection device further comprises a first P+ region formed on the low voltage p-type well and a second P+ region formed on the low voltage n-type well. The first P+ region and the second P+ region are separated by a first isolation region. The breakdown voltage of the ESD protection apparatus is tunable by adjusting the length of the first isolation region.

摘要翻译： ESD保护装置包括在基板上形成的基板，低电压p型阱和低电压n型阱。 ESD保护装置还包括形成在低电压p型阱上的第一P +区和形成在低电压n型阱上的第二P +区。 第一P +区和第二P +区被第一隔离区隔开。 ESD保护装置的击穿电压可以通过调整第一隔离区域的长度来调节。

公开(公告)号：US20120211869A1

公开(公告)日：2012-08-23

申请号：US13030771

申请日：2011-02-18

申请人： Jam-Wem Lee ,  Yi-Feng Chang

发明人： Jam-Wem Lee ,  Yi-Feng Chang

IPC分类号： H01L29/861

CPC分类号： H01L29/861 ,  H01L27/0255 ,  H01L29/08

摘要： A diode includes an anode of a first conductivity type; a first cathode of the first conductivity type; and a second cathode of a second conductivity type opposite the first conductivity type. A lightly-doped region of the first conductivity type is under and vertically overlaps the anode and the first and the second cathodes. The portion of the lightly-doped region directly under the second cathode is fully depleted at a state when no bias voltage is applied between the anode and the second cathode.

摘要翻译： 二极管包括第一导电类型的阳极; 第一导电类型的第一阴极; 以及与第一导电类型相反的第二导电类型的第二阴极。 第一导电类型的轻掺杂区域在阳极和第一和第二阴极之下并且垂直重叠。 在第二阴极正下方的轻掺杂区域的部分在阳极和第二阴极之间没有施加偏置电压的状态下完全耗尽。

公开(公告)号：US20120126329A1

公开(公告)日：2012-05-24

申请号：US13362811

申请日：2012-01-31

申请人： Jam-Wem Lee

发明人： Jam-Wem Lee

IPC分类号： H01L29/78

CPC分类号： H01L29/66628 ,  H01L29/6659 ,  H01L29/7834 ,  H01L29/785

摘要： Provided is a top-channel only finFET device. The devices described herein may provide a native device that is compatible with a finFET process flow. A gate may be formed on the top of a fin providing the channel region of the device. In an embodiment, the gate is provided only on one side of the channel, for example, on the top of the fin. The sidewalls of the fin including channel may abut an isolation structure. In an embodiment, isolation structures are formed between the fins to provide a planar surface for the formation of a gate.

摘要翻译： 提供了仅顶部通道finFET器件。 本文所述的装置可以提供与finFET工艺流程兼容的本机装置。 可以在提供器件的沟道区域的翅片的顶部上形成栅极。 在一个实施例中，门仅设置在通道的一侧上，例如在翅片的顶部。 包括通道的翅片的侧壁可以邻接隔离结构。 在一个实施例中，在翅片之间形成隔离结构以提供用于形成栅极的平面。

公开(公告)号：US08153493B2

公开(公告)日：2012-04-10

申请号：US12267121

申请日：2008-11-07

申请人： Jam-Wem Lee

发明人： Jam-Wem Lee

IPC分类号： H01L21/336

CPC分类号： H01L29/66628 ,  H01L29/6659 ,  H01L29/7834 ,  H01L29/785

摘要： Provided is a top-channel only finFET device. The methods and devices described herein may provide a native device that is compatible with a finFET process flow. A gate may be formed on the top of a fin providing the channel region of the device. In an embodiment, the gate is provided only on one side of the channel, for example, on the top of the fin. The sidewalls of the fin including channel may abut an isolation structure. In an embodiment, isolation structures are formed between the fins to provide a planar surface for the formation of a gate.

摘要翻译： 提供了仅顶部通道finFET器件。 本文所述的方法和装置可以提供与finFET工艺流程兼容的本机器件。 可以在提供器件的沟道区域的翅片的顶部上形成栅极。 在一个实施例中，门仅设置在通道的一侧上，例如在翅片的顶部。 包括通道的翅片的侧壁可以邻接隔离结构。 在一个实施例中，在翅片之间形成隔离结构以提供用于形成栅极的平面。

公开(公告)号：US20090315112A1

公开(公告)日：2009-12-24

申请号：US12143644

申请日：2008-06-20

申请人： Jam-Wem Lee

发明人： Jam-Wem Lee

IPC分类号： H01L29/00 ,  H01L21/336

CPC分类号： H01L21/823431 ,  H01L27/0248 ,  H01L29/66795 ,  H01L29/785

摘要： A method of forming an electrostatic discharging (ESD) device includes forming a first and a second semiconductor fin over a substrate and adjacent to each other; epitaxially growing a semiconductor material on the first and the second semiconductor fins, wherein a first portion of the semiconductor material grown from the first semiconductor fin joins a second portion of the semiconductor material grown from the second semiconductor fin; and implanting a first end and a second end of the semiconductor material and first end portions of the first and the second semiconductor fins to form a first and a second implant region, respectively. A P-N junction is formed between the first end and the second end of the semiconductor material. The P-N junction is a junction of an ESD diode, or a junction in an NPN or a PNP BJT.

摘要翻译： 形成静电放电（ESD）器件的方法包括在衬底上形成彼此相邻的第一和第二半导体鳍; 在所述第一半导体鳍片和所述第二半导体鳍片上外延生长半导体材料，其中从所述第一半导体鳍片生长的所述半导体材料的第一部分接合从所述第二半导体鳍片生长的所述半导体材料的第二部分; 以及植入半导体材料的第一端和第二端以及第一和第二半导体鳍片的第一端部分别分别形成第一和第二植入区域。 在半导体材料的第一端和第二端之间形成P-N结。 P-N结是ESD二极管或NPN或PNP BJT中的结的结。

公开(公告)号：US08742491B2

公开(公告)日：2014-06-03

申请号：US13362811

申请日：2012-01-31

申请人： Jam-Wem Lee

发明人： Jam-Wem Lee

IPC分类号： H01L29/78

CPC分类号： H01L29/66628 ,  H01L29/6659 ,  H01L29/7834 ,  H01L29/785

摘要： Provided is a top-channel only finFET device. The devices described herein may provide a native device that is compatible with a finFET process flow. A gate may be formed on the top of a fin providing the channel region of the device. In an embodiment, the gate is provided only on one side of the channel, for example, on the top of the fin. The sidewalls of the fin including channel may abut an isolation structure. In an embodiment, isolation structures are formed between the fins to provide a planar surface for the formation of a gate.

摘要翻译： 提供了仅顶部通道finFET器件。 本文所述的装置可以提供与finFET工艺流程兼容的本机装置。 可以在提供器件的沟道区域的翅片的顶部上形成栅极。 在一个实施例中，门仅设置在通道的一侧上，例如在翅片的顶部。 包括通道的翅片的侧壁可以邻接隔离结构。 在一个实施例中，在翅片之间形成隔离结构以提供用于形成栅极的平面。

公开(公告)号：US20140061848A1

公开(公告)日：2014-03-06

申请号：US13603329

申请日：2012-09-04

申请人： Yi-Feng Chang ,  Jam-Wem Lee

发明人： Yi-Feng Chang ,  Jam-Wem Lee

IPC分类号： H01L29/06 ,  H01L21/329

CPC分类号： H01L27/0921 ,  H01L21/823892 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure includes a substrate, a semiconductor device supported by the substrate, and a guard ring structure disposed around the semiconductor device, the guard ring structure forming a Schottky junction. In an embodiment, the Schottky junction is formed from a p-type metal contact and an n-type guard ring. In an embodiment, the guard ring structure is electrically coupled to a positive or negative supply voltage.

摘要翻译： 集成电路结构包括衬底，由衬底支撑的半导体器件以及围绕半导体器件设置的保护环结构，保护环结构形成肖特基结。 在一个实施例中，肖特基结由p型金属接触和n型保护环形成。 在一个实施例中，保护环结构电耦合到正或负电源电压。

公开(公告)号：US08541848B2

公开(公告)日：2013-09-24

申请号：US13271342

申请日：2011-10-12

申请人： Yun-Pei Huang ,  Yi-Feng Chang ,  Jam-Wem Lee

发明人： Yun-Pei Huang ,  Yi-Feng Chang ,  Jam-Wem Lee

IPC分类号： H01L29/78

CPC分类号： H01L29/0653 ,  H01L29/063 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/7816

摘要： To limit or prevent current crowding, various HV-MOSFET embodiments include a current diversion region disposed near a drain region of an HV-MOSFET and near an upper surface of the semiconductor substrate. In some embodiments, the current diversion region is disposed near a field plate of the HV-MOSFET, wherein the field plate can also help to reduce or “smooth” electric fields near the drain to help limit current crowding. In some embodiments, the current diversion region is a p-doped, n-doped, or intrinsic region that is at a floating voltage potential. This current diversion region can push current deeper into the substrate of the HV-MOSFET (relative to conventional HV-MOSFETs), thereby reducing current crowding during ESD events. By reducing current crowding, the current diversion region makes the HV-MOSFETs disclosed herein more impervious to ESD events and, therefore, more reliable in real-world applications.

摘要翻译： 为了限制或防止电流拥挤，各种HV-MOSFET实施例包括设置在HV-MOSFET的漏极区附近并且在半导体衬底的上表面附近的电流分流区域。 在一些实施例中，电流引流区域设置在HV-MOSFET的场板附近，其中场板还可以帮助减少或“平滑”漏极附近的电场，以帮助限制电流拥挤。 在一些实施例中，电流分流区域是处于浮置电压电位的p掺杂，n掺杂或本征区域。 该电流分流区可以将电流深度推入HV-MOSFET的衬底（相对于传统HV-MOSFET），从而减少ESD事件期间的电流拥挤。 通过减少电流拥挤，电流分流区域使得本文公开的HV-MOSFET更加不可避免地存在ESD事件，因此在现实世界的应用中更可靠。