公开(公告)号：US20090261398A1

公开(公告)日：2009-10-22

申请号：US12105242

申请日：2008-04-17

申请人： Henry Chien ,  Takashi Orimoto ,  George Matamis ,  James Kai ,  Vinod R. Purayath

发明人： Henry Chien ,  Takashi Orimoto ,  George Matamis ,  James Kai ,  Vinod R. Purayath

IPC分类号： H01L29/788

CPC分类号： G11C8/10 ,  G11C8/04 ,  G11C11/5621 ,  G11C16/0483 ,  G11C19/00 ,  H01L21/28273 ,  H01L27/11521

摘要： A non-volatile storage system in which a sidewall insulating layer of a floating gate is significantly thinner than a thickness of a bottom insulating layer, and in which raised source/drain regions are provided. During programming or erasing, tunneling occurs predominantly via the sidewall insulating layer and the raised source/drain regions instead of via the bottom insulating layer. The floating gate may have a uniform width or an inverted T shape. The raised source/drain regions may be epitaxially grown from the substrate, and may include a doped region above an undoped region so that the channel length is effectively extended from beneath the floating gate and up into the undoped regions, so that short channel effects are reduced. The ratio of the thicknesses of the sidewall insulating layer to the bottom insulating layer may be about 0.3 to 0.67.

摘要翻译： 一种非易失性存储系统，其中浮动栅极的侧壁绝缘层比底部绝缘层的厚度明显薄，并且其中设置有凸起的源极/漏极区域。 在编程或擦除期间，隧道主要通过侧壁绝缘层和凸起的源极/漏极区域而不是通过底部绝缘层发生。 浮动门可以具有均匀的宽度或倒T形。 凸起的源极/漏极区域可以从衬底外延生长，并且可以包括在未掺杂区域上方的掺杂区域，使得沟道长度从浮置栅极下方有效地延伸并且向上延伸到未掺杂区域，使得短沟道效应为 减少 侧壁绝缘层与底部绝缘层的厚度的比例可以为约0.3至0.67。

公开(公告)号：US20090147576A1

公开(公告)日：2009-06-11

申请号：US11951998

申请日：2007-12-06

申请人： George Matamis ,  Henry Chien ,  Vinod Robert Purayath ,  Takashi Whitney Orimoto ,  James Kai

发明人： George Matamis ,  Henry Chien ,  Vinod Robert Purayath ,  Takashi Whitney Orimoto ,  James Kai

IPC分类号： G11C16/04 ,  H01L21/336

CPC分类号： H01L21/28273 ,  H01L27/10844 ,  H01L27/115 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524 ,  H01L29/42324 ,  H01L29/7881

摘要： Floating gates of a floating gate memory array have an inverted-T shape in both the bit line direction and the word line direction. Floating gates are formed using an etch stop layer that separates two polysilicon layers that form floating gates. Word lines extend over floating gates in one example, and word lines extend between floating gates in another example.

摘要翻译： 浮动栅极存储器阵列的浮动栅极在位线方向和字线方向都具有倒T形。 使用分离形成浮动栅极的两个多晶硅层的蚀刻停止层形成浮动栅极。 字线在一个示例中在浮动栅极上延伸，并且在另一示例中，字线在浮动栅极之间延伸。

公开(公告)号：US07504686B2

公开(公告)日：2009-03-17

申请号：US11469727

申请日：2006-09-01

申请人： Jeffrey W. Lutze ,  Tuan Pham ,  Henry Chien ,  George Matamis

发明人： Jeffrey W. Lutze ,  Tuan Pham ,  Henry Chien ,  George Matamis

IPC分类号： H01L29/76

CPC分类号： H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42324 ,  H01L29/66825

摘要： Floating gate structures are disclosed that have a projection that extends away from the surface of a substrate. This projection may provide the floating gate with increased surface area for coupling the floating gate and the control gate. In one embodiment, the word line extends downwards on each side of the floating gate to shield adjacent floating gates in the same string. In another embodiment, a process for fabricating floating gates with projections is disclosed. The projection may be formed so that it is self-aligned to the rest of the floating gate.

摘要翻译： 公开了浮动栅极结构，其具有远离衬底的表面延伸的突起。 该突起可以为浮动栅极提供增加的表面积，用于耦合浮动栅极和控制栅极。 在一个实施例中，字线在浮动栅极的每一侧向下延伸以屏蔽相同串中的相邻浮动栅极。 在另一个实施例中，公开了一种用于制造具有突起的浮动栅极的工艺。 突起可以形成为使得其与浮动栅极的其余部分自对准。

公开(公告)号：US07504534B2

公开(公告)日：2009-03-17

申请号：US11285721

申请日：2005-11-22

申请人： Eric A. Haupfear ,  Henry Chien ,  Eduardo Casanova ,  William B. Hooper

发明人： Eric A. Haupfear ,  Henry Chien ,  Eduardo Casanova ,  William B. Hooper

IPC分类号： C07F9/22

CPC分类号： C07F9/3813 ,  Y02P20/582

摘要： This invention generally relates to liquid phase oxidation processes for making N-(phosphonomethyl)glycine (also known in the agricultural chemical industry as glyphosate) and related compounds. This invention, for example, particularly relates to processes wherein an N-(phosphonomethyl)iminodiacetic acid (NPMIDA) substrate (i.e., N-(phosphonomethyl)iminodiacetic acid, a salt of N-(phosphonomethyl)iminodiacetic acid, or an ester of N-(phosphonomethyl)iminodiacetic acid) is continuously oxidized to form an N-(phosphonomethyl)glycine product (i.e., N-(phosphonomethyl)glycine, a salt of N-(phosphonomethyl)glycine, or an ester of N-(phosphonomethyl)glycine). This invention also, for example, particularly relates to processes wherein an N-(phosphonomethyl)iminodiacetic acid substrate is oxidized to form an N-(phosphonomethyl)glycine product, which, in turn, is crystallized (at least in part) in an adiabatic crystallizer.

摘要翻译： 本发明一般涉及制备N-（膦酰基甲基）甘氨酸（农业化学工业中也称为草甘膦）和相关化合物的液相氧化方法。 本发明特别涉及N-（膦酰基甲基）亚氨基二乙酸（NPMIDA）底物（即N-（膦酰基甲基）亚氨基二乙酸，N-（膦酰基甲基）亚氨基二乙酸的盐或N - （膦酰基甲基）亚氨基二乙酸）连续氧化形成N-（膦酰基甲基）甘氨酸产物（即N-（膦酰基甲基）甘氨酸，N-（膦酰基甲基）甘氨酸的盐或N-（膦酰基甲基）甘氨酸的酯 ）。 本发明还特别涉及其中N-（膦酰基甲基）亚氨基二乙酸底物被氧化以形成N-（膦酰基甲基）甘氨酸产物的方法，其反过来在绝热中结晶（至少部分地） 结晶器。

公开(公告)号：US20080242006A1

公开(公告)日：2008-10-02

申请号：US11692961

申请日：2007-03-29

申请人： Takashi Orimoto ,  George Matamis ,  Henry Chien ,  James Kai

发明人： Takashi Orimoto ,  George Matamis ,  Henry Chien ,  James Kai

IPC分类号： H01L21/77

CPC分类号： H01L27/115 ,  H01L27/11521 ,  H01L27/11524

摘要： A string of nonvolatile memory cells connected in series includes fixed charges located between floating gates and the underlying substrate surface. Such a fixed charge affects distribution of charge carriers in an underlying portion of the substrate and thus affects threshold voltage of a device. A fixed charge layer may extend over source/drain regions also.

摘要翻译： 一串串联的非易失性存储单元包括位于浮置栅极和下面的衬底表面之间的固定电荷。 这样的固定电荷会影响衬底的下层部分中电荷载流子的分布，从而影响器件的阈值电压。 固定电荷层也可以在源极/漏极区域上延伸。

公开(公告)号：US20080239819A1

公开(公告)日：2008-10-02

申请号：US11692958

申请日：2007-03-29

申请人： Takashi Orimoto ,  George Matamis ,  Henry Chien ,  James Kai

发明人： Takashi Orimoto ,  George Matamis ,  Henry Chien ,  James Kai

IPC分类号： G11C11/34

CPC分类号： H01L27/11521 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/7881

摘要： A string of nonvolatile memory cells connected in series includes fixed charges located between floating gates and the underlying substrate surface. Such a fixed charge affects distribution of charge carriers in an underlying portion of the substrate and thus affects threshold voltage of a device. A fixed charge layer may extend over source/drain regions also.

摘要翻译： 一串串联的非易失性存储单元包括位于浮置栅极和下面的衬底表面之间的固定电荷。 这样的固定电荷会影响衬底的下层部分中电荷载流子的分布，从而影响器件的阈值电压。 固定电荷层也可以在源极/漏极区域上延伸。

公开(公告)号：US20080171415A1

公开(公告)日：2008-07-17

申请号：US11626784

申请日：2007-01-24

申请人： Henry Chien ,  George Matamis ,  Takashi Orimoto ,  James Kai

发明人： Henry Chien ,  George Matamis ,  Takashi Orimoto ,  James Kai

IPC分类号： H01L21/336

CPC分类号： H01L27/115 ,  H01L27/11521 ,  H01L27/11524

摘要： A string of nonvolatile memory cells are connected together by source/drain regions that include an inversion layer created by fixed charge in an overlying layer. Control gates extend between floating gates so that two control gates couple to a floating gate. A fixed charge layer may be formed by plasma nitridation.

摘要翻译： 一系列非易失性存储单元通过源/漏区连接在一起，其包括在上层中由固定电荷产生的反型层。 控制栅极在浮动栅极之间延伸，使得两个控制栅极耦合到浮动栅极。 可以通过等离子体氮化形成固定电荷层。

公开(公告)号：US07170786B2

公开(公告)日：2007-01-30

申请号：US11086648

申请日：2005-03-21

申请人： Henry Chien ,  Yupin Fong

发明人： Henry Chien ,  Yupin Fong

IPC分类号： G11C16/04

CPC分类号： H01L27/11524 ,  G11C16/0483

摘要： A NAND flash memory structure with a wordline or control gate that provides shielding from Yupin effect errors and generally from potentials in adjacent strings undergoing programming operations with significant variations in potential.

摘要翻译： 具有字线或控制门的NAND闪速存储器结构，其提供对Yupin的屏蔽效应，并且通常来自经历具有显着的电位变化的编程操作的相邻串中的电位。

公开(公告)号：US20050162927A1

公开(公告)日：2005-07-28

申请号：US11086648

申请日：2005-03-21

申请人： Henry Chien ,  Yupin Fong

发明人： Henry Chien ,  Yupin Fong

IPC分类号： G11C16/04 ,  G11C11/34 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L27/11524 ,  G11C16/0483

摘要： A NAND flash memory structure with a wordline or control gate that provides shielding from Yupin effect errors and generally from potentials in adjacent strings undergoing programming operations with significant variations in potential.

公开(公告)号：US06898121B2

公开(公告)日：2005-05-24

申请号：US10353570

申请日：2003-01-28

申请人： Henry Chien ,  Yupin Fong

发明人： Henry Chien ,  Yupin Fong

IPC分类号： G11C16/04 ,  G11C11/34 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L27/11521 ,  G11C16/0483 ,  H01L27/115 ,  H01L27/11524

摘要： A NAND flash memory structure with a wordline or control gate that provides shielding from Yupin effect errors and generally from potentials in adjacent strings undergoing programming operations with significant variations in potential.

摘要翻译： 具有字线或控制门的NAND闪速存储器结构，其提供对Yupin的屏蔽效应，并且通常来自经历具有显着的电位变化的编程操作的相邻串中的电位。