公开(公告)号：US08243752B2

公开(公告)日：2012-08-14

申请号：US12330823

申请日：2008-12-09

申请人： Ozdal Barkan ,  Nafea Bishara ,  William Lo

发明人： Ozdal Barkan ,  Nafea Bishara ,  William Lo

IPC分类号： H04L12/28

CPC分类号： H04L12/4013 ,  H04L1/0002 ,  H04L5/1446 ,  H04L12/413 ,  H04L47/10 ,  H04L47/22 ,  H04L49/3054 ,  H04L49/352 ,  H04L49/90 ,  H04L49/9078 ,  Y02D50/10

摘要： A physical-layer device (PHY) having corresponding methods comprises: a data rate module to select a data rate divisor N, where N is at least one of a positive integer, or a real number greater than, or equal to, 1; and a PHY core comprising a PHY transmit module to transmit first signals a data rate of M/N Gbps, and a PHY receive module to receive second signals at the data rate of M/N Gbps; wherein the first and second signals conform to at least one of 1000BASE-T, wherein M=1, and 10GBASE-T, wherein M=10.

摘要翻译： 具有相应方法的物理层设备（PHY）包括：数据速率模块，用于选择数据速率除数N，其中N是大于或等于1的正整数或实数中的至少一个; 以及PHY核，其包括用于以M / N Gbps的数据速率发送第一信号的PHY发送模块以及以M / N Gbps的数据速率接收第二信号的PHY接收模块; 其中所述第一和第二信号符合1000BASE-T，其中M = 1和10GBASE-T中的至少一个，其中M = 10。

公开(公告)号：US20110296063A1

公开(公告)日：2011-12-01

申请号：US13038266

申请日：2011-03-01

申请人： Alon Pais ,  Nafea Bishara

发明人： Alon Pais ,  Nafea Bishara

IPC分类号： G06F5/14

CPC分类号： H04L47/621 ,  G06F5/12 ,  G06F2205/106

摘要： Some of the embodiments of the present disclosure provide a method comprising managing a plurality of buffer addresses in a system-on-chip (SOC); and if a number of available buffer addresses in the SOC falls below a low threshold value, obtaining one or more buffer addresses from a memory, which is external to the SOC, to the SOC. Other embodiments are also described and claimed.

摘要翻译： 本公开的一些实施例提供了一种方法，包括：在芯片上系统（SOC）中管理多个缓冲器地址; 并且如果SOC中的多个可用缓冲器地址低于低阈值，则从SOC外部的存储器获得一个或多个缓冲器地址到SOC。 还描述和要求保护其他实施例。

公开(公告)号：US08050276B1

公开(公告)日：2011-11-01

申请号：US11449415

申请日：2006-06-08

申请人： Paramesh Gopi ,  Nafea Bishara

发明人： Paramesh Gopi ,  Nafea Bishara

IPC分类号： H04L12/28 ,  H04L12/56 ,  H04B3/36 ,  H04B7/00 ,  H04B15/00

CPC分类号： H04W28/06 ,  H04N21/41407 ,  H04N21/43622 ,  H04W8/00 ,  H04W8/26 ,  H04W88/16

摘要： An apparatus comprising an input circuit to receive packets of data from a network. A wireless output circuit transmits respective ones of the packets of data wirelessly to one or more wireless clients. A wireless input circuit receives wireless signals from the one or more wireless clients. An output circuit transmits one or more predetermined packets repeatedly to the network on behalf of one of the wireless clients in response to a respective one of the wireless signals received by the wireless input circuit from the one of the wireless clients.

摘要翻译： 一种装置，包括用于从网络接收数据分组的输入电路。 无线输出电路将数据分组中的相应数据无线地传送到一个或多个无线客户端。 无线输入电路从一个或多个无线客户端接收无线信号。 输出电路响应于无线输入电路从无线客户端中的一个接收的无线信号中的相应一个，代表无线客户端之一重复地向网络发送一个或多个预定分组。

公开(公告)号：US08045491B1

公开(公告)日：2011-10-25

申请号：US11328532

申请日：2006-01-10

申请人： Nafea Bishara ,  Paramesh Gopi

发明人： Nafea Bishara ,  Paramesh Gopi

IPC分类号： H04B3/20 ,  H04B1/16 ,  H04B1/38 ,  G08C17/00 ,  H04N7/173

CPC分类号： H04W28/06 ,  H04N21/41407 ,  H04N21/43622 ,  H04W8/00 ,  H04W8/26 ,  H04W88/16

摘要： An apparatus having a corresponding method and computer program comprises an input circuit to receive packets of data from a network; a memory to store packet filter criteria for one or more wireless clients; a filter circuit to drop one or more of the packets of data according to the packet filter criteria; and a wireless output circuit to wirelessly transmit, to the one or more wireless clients, only the packets of data that are not dropped by the filter circuit.

摘要翻译： 具有相应方法和计算机程序的装置包括用于从网络接收数据分组的输入电路; 用于存储用于一个或多个无线客户端的分组过滤标准的存储器; 滤波器电路，用于根据分组过滤标准丢弃数据包中的一个或多个; 以及无线输出电路，用于向所述一个或多个无线客户端仅传输未被所述滤波器电路掉落的数据分组。

公开(公告)号：US07818628B1

公开(公告)日：2010-10-19

申请号：US12001292

申请日：2007-12-11

申请人： Nafea Bishara

发明人： Nafea Bishara

IPC分类号： G06F11/00

CPC分类号： H04L41/0672 ,  H04L45/22 ,  H04L47/58 ,  H04L49/253 ,  H04L49/552 ,  H04L49/557

摘要： A network switch comprises a port that includes a redirect circuit and a loopback circuit that selectively redirects an egress frame to the redirect circuit when the port is non-operational. The redirect circuit replaces a destination port identifier associated with the egress frame to create a modified frame. The loopback circuit loops back the modified frame in an ingress direction. A transfer circuit transfers the modified frame to another port identified by the destination port identifier.

摘要翻译： 网络交换机包括端口，该端口包括重定向电路和环回电路，当该端口不可操作时，该电路选择性地将出站帧重定向到重定向电路。 重定向电路替换与出口帧相关联的目的地端口标识符以创建修改的帧。 环回电路使进入方向的修改帧循环回来。 传输电路将修改的帧传送到由目的地端口标识符标识的另一端口。

公开(公告)号：US20090080459A1

公开(公告)日：2009-03-26

申请号：US12330823

申请日：2008-12-09

申请人： Ozdal Barkan ,  Nafea Bishara ,  William Lo

发明人： Ozdal Barkan ,  Nafea Bishara ,  William Lo

IPC分类号： H04L12/66

CPC分类号： H04L12/4013 ,  H04L1/0002 ,  H04L5/1446 ,  H04L12/413 ,  H04L47/10 ,  H04L47/22 ,  H04L49/3054 ,  H04L49/352 ,  H04L49/90 ,  H04L49/9078 ,  Y02D50/10

摘要： A physical-layer device (PHY) having corresponding methods comprises: a data rate module to select a data rate divisor N, where N is at least one of a positive integer, or a real number greater than, or equal to, 1; and a PHY core comprising a PHY transmit module to transmit first signals a data rate of M/N Gbps, and a PHY receive module to receive second signals at the data rate of MIN Gbps; wherein the first and second signals conform to at least one of 1000BASE-T, wherein M=1, and 10GBASE-T, wherein M=10.

摘要翻译： 具有相应方法的物理层设备（PHY）包括：数据速率模块，用于选择数据速率除数N，其中N是大于或等于1的正整数或实数中的至少一个; 以及PHY核，其包括PHY发送模块，用于以M / N Gbps的数据速率发送第一信号，以及PHY接收模块，以接收第二信号的数据速率为MINGbps; 其中所述第一和第二信号符合1000BASE-T，其中M = 1和10GBASE-T中的至少一个，其中M = 10。

公开(公告)号：US07418514B1

公开(公告)日：2008-08-26

申请号：US11891930

申请日：2007-08-14

申请人： William Lo ,  Nafea Bishara

发明人： William Lo ,  Nafea Bishara

IPC分类号： G06F15/16

CPC分类号： H04L65/60 ,  H04L49/3054 ,  H04L49/352

摘要： A network device that operates in first and second serial gigabit interface modes involving data speed translation comprising a medium access control (MAC) device that transmits idle order sets. A physical layer (PHY) device receives the idle order sets and that switches from the first serial gigabit interface mode to the second serial gigabit interface mode if a first predetermined number of consecutive idle order sets are equal to a first idle order set.

摘要翻译： 一种在涉及数据速度转换的第一和第二串行千兆接口模式下操作的网络设备，包括传输空闲命令集的介质访问控制（MAC）设备。 物理层（PHY）设备接收空闲订单集，并且如果第一预定数量的连续空闲订单集等于第一空闲订单集，则从第一串行千兆接口模式切换到第二串行千兆接口模式。

公开(公告)号：US20070248118A1

公开(公告)日：2007-10-25

申请号：US11696476

申请日：2007-04-04

申请人： Nafea Bishara ,  William Lo

发明人： Nafea Bishara ,  William Lo

IPC分类号： H04J3/16

CPC分类号： G06F5/065 ,  G06F12/023 ,  G06F13/4234 ,  G06F2205/067 ,  H04L12/4013 ,  H04L47/10 ,  H04L47/22 ,  H04L49/90 ,  H04L49/9078 ,  H04L49/9084 ,  Y02D50/10

摘要： Apparatus having corresponding methods and computer programs comprise a first first-in first-out buffer (FIFO) to receive and store data from a media access controller (MAC); a physical-layer device (PHY) to transmit a signal representing the data; and a control circuit comprising a read circuit to transfer the data from the first FIFO to the PHY, and a transmit pause circuit to transmit a pause frame to the MAC when an amount of the data stored in the first FIFO exceeds a predetermined threshold.

摘要翻译： 具有相应方法和计算机程序的装置包括从媒体接入控制器（MAC）接收和存储数据的第一先进先出缓冲器（FIFO） 用于发送表示数据的信号的物理层设备（PHY）; 以及控制电路，包括用于将数据从第一FIFO传送到PHY的读取电路，以及发送暂停电路，用于当存储在第一FIFO中的数据量超过预定阈值时，向MAC发送暂停帧。