公开(公告)号：US20110057162A1

公开(公告)日：2011-03-10

申请号：US12556198

申请日：2009-09-09

申请人： Matthew J. Breitwisch ,  Roger W. Cheek ,  Eric A. Joseph ,  Chung H. Lam ,  Alejandro G. Schrott

发明人： Matthew J. Breitwisch ,  Roger W. Cheek ,  Eric A. Joseph ,  Chung H. Lam ,  Alejandro G. Schrott

IPC分类号： H01L45/00 ,  H01L21/06

CPC分类号： H01L45/143 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/126 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1683

摘要： A method for fabricating a phase change memory device including a plurality of in via phase change memory cells includes forming pillar heaters formed of a conductive material along a contact surface of a substrate corresponding to each of an array of conductive contacts to be connected to access circuitry, forming a dielectric layer along exposed areas of the substrate surrounding the pillar heaters, forming an interlevel dielectric (ILD) layer above the dielectric layer, etching a via to the dielectric layer, each via corresponding to each of pillar heater such that an upper surface of each pillar heater is exposed within each via, recessing each pillar heater, depositing phase change material in each via on each recessed pillar heater, recessing the phase change material within each via, and forming a top electrode within the via on the phase change material.

摘要翻译： 一种用于制造包括多个通孔相变存储单元的相变存储器件的方法包括：形成由导电材料形成的支柱加热器，沿着与要连接到存取电路的导电触点阵列相对应的衬底的接触表面 沿着围绕柱加热器的衬底的暴露区域形成电介质层，在电介质层之上形成层间电介质（ILD）层，将通孔蚀刻到电介质层，每个通孔对应于每个立柱加热器，使得上表面 每个立柱加热器暴露在每个通孔内，使每个立柱加热器凹陷，在每个凹槽加热器上的每个通孔中沉积相变材料，使每个通孔内的相变材料凹陷，并且在相变材料上的通孔内形成顶部电极 。

公开(公告)号：US07834339B2

公开(公告)日：2010-11-16

申请号：US11612501

申请日：2006-12-19

申请人： Johannes G. Bednorz ,  Eric A. Joseph ,  Siegfried F. Karg ,  Chung H. Lam ,  Gerhard I. Meijer ,  Alejandro G. Schrott

发明人： Johannes G. Bednorz ,  Eric A. Joseph ,  Siegfried F. Karg ,  Chung H. Lam ,  Gerhard I. Meijer ,  Alejandro G. Schrott

IPC分类号： H01L45/00

CPC分类号： H01L45/08 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/145 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1641 ,  Y10S438/90

摘要： The present invention relates to a memory cell comprising: a resistive structure; at least two electrodes coupled to the resistive structure, and at least one hydrogen reservoir structure, wherein the application of an electrical signal to one of the at least two electrodes causes the electrical resistance of the resistive structure to be modified by altering a hydrogen-ion concentration in the resistive structure.

摘要翻译： 本发明涉及一种存储单元，包括：电阻结构; 耦合到电阻结构的至少两个电极和至少一个氢储存器结构，其中将电信号施加到所述至少两个电极中的一个电极导致通过改变氢离子来修改电阻结构的电阻 电阻结构中的浓度。

公开(公告)号：US07755921B2

公开(公告)日：2010-07-13

申请号：US11838663

申请日：2007-08-14

申请人： Solomon Assefa ,  Michael C. Gaidis ,  Eric A. Joseph ,  Stuart Stephen Papworth Parkin ,  Christy S. Tyberg

发明人： Solomon Assefa ,  Michael C. Gaidis ,  Eric A. Joseph ,  Stuart Stephen Papworth Parkin ,  Christy S. Tyberg

IPC分类号： G11C19/00

CPC分类号： H01L27/222 ,  B82Y10/00 ,  G11C11/161 ,  G11C11/1673 ,  G11C11/1675 ,  G11C19/0808 ,  H01L21/76816 ,  H01L43/08

摘要： In one embodiment, the invention is a method and apparatus for fabricating sub-lithography data tracks for use in magnetic shift register memory devices. One embodiment of a memory device includes a first stack of dielectric material formed of a first dielectric material, a second stack of dielectric material surrounding the first stack of dielectric material and formed of at least a second dielectric material, and at least one data track for storing information, positioned between the first stack of dielectric material and the second stack of dielectric material, the data track having a high aspect ratio and a substantially rectangular cross section.

摘要翻译： 在一个实施例中，本发明是用于制造用于磁移位寄存器存储器件的子光刻数据磁道的方法和装置。 存储器件的一个实施例包括由第一电介质材料形成的介电材料的第一叠层，围绕第一电介质材料堆叠并由至少第二电介质材料形成的第二电介质材料叠层，以及至少一个用于 存储位于所述第一电介质材料堆叠和所述第二电介质材料堆之间的信息，所述数据轨道具有高纵横比和基本上矩形的横截面。

公开(公告)号：US20100078621A1

公开(公告)日：2010-04-01

申请号：US12243809

申请日：2008-10-01

申请人： Mathew J. Breitwisch ,  Eric A. Joseph ,  Chung H. Lam ,  Bipin Rajendran ,  Alejandro G. Schrott

发明人： Mathew J. Breitwisch ,  Eric A. Joseph ,  Chung H. Lam ,  Bipin Rajendran ,  Alejandro G. Schrott

IPC分类号： H01L45/00

CPC分类号： H01L45/1683 ,  H01L45/06 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/144

摘要： A memory cell structure and method for forming the same. The method includes forming a via within a dielectric layer. The via is formed over the center of an electrically conducting bottom electrode. The method includes depositing a stress liner along at least one sidewall of the via. The stress liner imparting stress on material proximate the stress liner. In one embodiment, the stress liner provides a stress in the range of 500 to 5000 MPa on the material enclosed within its volume. The method includes depositing phase change material within the via and the volume enclosed by the stress liner. The method also includes forming an electrically conducting top electrode above the phase change material.

摘要翻译： 一种存储单元结构及其形成方法。 该方法包括在电介质层内形成通孔。 通孔形成在导电底部电极的中心上方。 该方法包括沿通孔的至少一个侧壁沉积应力衬垫。 应力衬垫对应力衬垫附近的材料施加应力。 在一个实施例中，应力衬垫在封装在其体积内的材料上提供在500至5000MPa范围内的应力。 该方法包括在通孔和由应力衬垫包围的体积内沉积相变材料。 该方法还包括在相变材料上形成导电顶电极。

公开(公告)号：US20100048020A1

公开(公告)日：2010-02-25

申请号：US12194526

申请日：2008-08-19

申请人： Alejandro G. Schrott ,  Eric A. Joseph ,  Mary Beth Rothwell ,  Matthew J. Breitwisch ,  Chung H. Lam ,  Bipin Rajendran ,  Sarunya Bangsaruntip

发明人： Alejandro G. Schrott ,  Eric A. Joseph ,  Mary Beth Rothwell ,  Matthew J. Breitwisch ,  Chung H. Lam ,  Bipin Rajendran ,  Sarunya Bangsaruntip

IPC分类号： H01L21/461

CPC分类号： H01L27/2409 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/144 ,  H01L45/16 ,  Y10S438/942 ,  Y10S977/762 ,  Y10S977/888 ,  Y10S977/89 ,  Y10S977/895

摘要： A process for preparing a phase change memory semiconductor device comprising a (plurality of) nanoscale electrode(s) for alternately switching a chalcogenide phase change material from its high resistance (amorphous) state to its low resistance (crystalline) state, whereby a reduced amount of current is employed, and wherein the plurality of nanoscale electrodes, when present, have substantially the same dimensions.

摘要翻译： 一种制备相变存储器半导体器件的方法，包括用于将硫族化物相变材料从其高电阻（非晶态）状态交替切换到其低电阻（结晶）状态的（多个）纳米级电极，由此减少量 的电流，并且其中当存在时，所述多个纳米级电极具有基本上相同的尺寸。

公开(公告)号：US20090227066A1

公开(公告)日：2009-09-10

申请号：US12043228

申请日：2008-03-06

申请人： Eric A. Joseph ,  Chung H. Lam ,  Alejandro G. Schrott

发明人： Eric A. Joseph ,  Chung H. Lam ,  Alejandro G. Schrott

IPC分类号： H01L47/00 ,  H01L21/768

CPC分类号： H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/16

摘要： The present invention in one embodiment provides a method of forming an electrode that includes the steps of providing at least one metal stud in a layer of an interlevel dielectric material; forming a pillar of a first dielectric material atop the at least one metal stud; depositing an electrically conductive material atop the layer of the interlevel dielectric material and an exterior surface of the pillar, wherein a portion of the electrically conductive material is in electrical communication with the at least one metal stud; forming a layer of a second dielectric material atop the electrically conductive material and the substrate; and planarizing the layer of the second dielectric material to expose an upper surface of the electrically conductive material.

摘要翻译： 本发明在一个实施例中提供了形成电极的方法，其包括以下步骤：在层间电介质材料层中提供至少一个金属柱; 在所述至少一个金属螺柱的顶部上形成第一介电材料的柱; 在所述层间电介质材料的层的顶部和所述柱的外表面之上沉积导电材料，其中所述导电材料的一部分与所述至少一个金属螺柱电连通; 在导电材料和基底之上形成第二电介质材料层; 以及平坦化所述第二电介质材料的层以暴露所述导电材料的上表面。