公开(公告)号：US07103814B2

公开(公告)日：2006-09-05

申请号：US10065503

申请日：2002-10-25

申请人： William R. Corbin ,  Brian R. Kessler ,  Erik A. Nelson ,  Thomas E. Obremski ,  Donald L. Wheater

发明人： William R. Corbin ,  Brian R. Kessler ,  Erik A. Nelson ,  Thomas E. Obremski ,  Donald L. Wheater

IPC分类号： G01R31/28

CPC分类号： G11C29/48 ,  G01R31/318572 ,  G11C2029/2602 ,  G11C2029/3202 ,  G11C2207/104

摘要： Technique to perform logic and embedded memory tests using logic scan chain testing procedures in parallel with memory built in self test (BIST). This is accomplished with a combination of voltage isolation between memory and logic segments, and isolation between logic and memory test clocks. A test algorithm is introduced to enable and disable the scan chain operation during BIST operation.

摘要翻译： 使用逻辑扫描链测试程序与内置自检（BIST）的内存并行执行逻辑和嵌入式内存测试的技术。 这是通过存储器和逻辑段之间的电压隔离以及逻辑和存储器测试时钟之间的隔离来实现的。 引入测试算法以在BIST操作期间启用和禁用扫描链操作。