公开(公告)号：US20070047689A1

公开(公告)日：2007-03-01

申请号：US11216952

申请日：2005-08-31

申请人： Christian Menolfi ,  Thomas Toifl

发明人： Christian Menolfi ,  Thomas Toifl

IPC分类号： H03L7/06 ,  H03D3/24

CPC分类号： H03D3/006 ,  H03L7/07 ,  H03L7/0814 ,  H03L7/085 ,  H03L7/087 ,  H03L7/091 ,  H03L7/093 ,  H03L7/0995 ,  H04L7/0337

摘要： The phase locked loop (PLL) with adjustable phase shift is described. The PLL includes a voltage controlled oscillator which is capable of generating multiple phase shifted output signals, and multiple phase detectors capable of determining the phase differences between the output signals and a reference clock. The PLL further includes a weighting device capable of weighting the phase differences and generating a control signal for the voltage controlled oscillator.

摘要翻译： 描述了具有可调相移的锁相环（PLL）。 PLL包括能够产生多个相移输出信号的压控振荡器，以及能够确定输出信号和参考时钟之间的相位差的多相检测器。 PLL还包括能够加权相位差并产生用于压控振荡器的控制信号的加权装置。

公开(公告)号：US20050093570A1

公开(公告)日：2005-05-05

申请号：US10977667

申请日：2004-10-29

申请人： Christian Menolfi ,  Thomas Toifl ,  Martin Schmatz

发明人： Christian Menolfi ,  Thomas Toifl ,  Martin Schmatz

IPC分类号： H03K19/0185 ,  H04L25/02 ,  H04L25/08 ,  H03K19/003

CPC分类号： H04L25/028 ,  H03K19/018514 ,  H04L25/0272 ,  H04L25/085

摘要： The present invention provides integrated line drivers useable for driving data signals with high data rates wherein the area consumption of the line driver is minimized and wherein the influence of electrostatic discharge devices and process tolerances are minimized too. An example of an integrated line driver according to the invention comprises a first driver stage followed by a second driver stage, and a feedback unit forming with the second driver stage a control loop. The integrated line drivers are useable for driving data signals with high data rates wherein the area consumption of the line driver is minimized and wherein the influence of ESD devices and process tolerances are minimized. Advantageously, the integrated line driver according to the invention complies with chip design methodologies, where 10 or more routing metal layers are used.

摘要翻译： 本发明提供了可用于驱动具有高数据速率的数据信号的集成线路驱动器，其中线路驱动器的面积消耗被最小化，并且其中静电放电装置的影响和工艺公差也被最小化。 根据本发明的集成线路驱动器的示例包括第一驱动器级，之后是第二驱动级，以及与第二驱动级形成控制回路的反馈单元。 集成线路驱动器可用于驱动具有高数据速率的数据信号，其中线路驱动器的面积消耗被最小化，并且其中ESD器件和工艺容差的影响最小化。 有利地，根据本发明的集成线路驱动器符合使用10个或更多路由选择金属层的芯片设计方法。

公开(公告)号：US07447278B2

公开(公告)日：2008-11-04

申请号：US10849693

申请日：2004-05-20

申请人： Christian Menolfi ,  Martin Schmatz ,  Thomas Toifl

发明人： Christian Menolfi ,  Martin Schmatz ,  Thomas Toifl

IPC分类号： H03D1/00

CPC分类号： H04L25/03343 ,  H04L7/0334 ,  H04L25/0272 ,  H04L25/068 ,  H04L25/49 ,  H04L25/497 ,  H04L2025/03477 ,  H04L2025/03802 ,  H04L2025/03808

摘要： The apparatus for transmitting and receiving data according to the invention contains a transmitter (1) for serial data transmission and a receiver (3) for receiving a transmitted data signal (g(t)). The receiver (3) in turn comprises a first sample latch (11) for sampling the received data signal (g(t)) with a first clock (f2) and for generating a first sample value (an). The receiver (3) also comprises a second sample latch (13) for sampling a first shifted received data signal (g(t)+V1) with a second clock (f1) and for generating a second sample value (yn). The receiver (3) further comprises a third sample latch (14) for sampling a second shifted received data signal (g(t)−V1) with the second clock (f1) and for generating a third sample value (zn). Finally the receiver (3) comprises a logic unit (15) for recovering data (dn) out of said first, second and third sample values (an, yn, zn).

摘要翻译： 根据本发明的用于发送和接收数据的装置包括用于串行数据传输的发射机（1）和用于接收发射数据信号（g（t））的接收机（3）。 接收器（3）又包括用于利用第一时钟（f 2）对接收到的数据信号（g（t））进行采样并用于产生第一采样值（a）的第一采样锁存器（11）。 接收器（3）还包括用于利用第二时钟（f 1）对第一移位的接收数据信号（g（t）+ V 1）进行采样并用于产生第二采样值（yn）的第二采样锁存器（13）。 接收器（3）还包括用于利用第二时钟（f 1）对第二移位的接收数据信号（g（t）-V 1）进行采样并用于产生第三采样值（zn）的第三采样锁存器（14）。 最后，接收器（3）包括用于从所述第一，第二和第三采样值（an，yn，zn）中恢复数据（dn）的逻辑单元（15）。

公开(公告)号：US20050002475A1

公开(公告)日：2005-01-06

申请号：US10849693

申请日：2004-05-20

申请人： Christian Menolfi ,  Martin Schmatz ,  Thomas Toifl

发明人： Christian Menolfi ,  Martin Schmatz ,  Thomas Toifl

IPC分类号： H04L7/033 ,  H04L25/02 ,  H04L25/03 ,  H04L25/06 ,  H04L25/49 ,  H04L25/497 ,  H03D1/00

CPC分类号： H04L25/03343 ,  H04L7/0334 ,  H04L25/0272 ,  H04L25/068 ,  H04L25/49 ,  H04L25/497 ,  H04L2025/03477 ,  H04L2025/03802 ,  H04L2025/03808

摘要： The apparatus for transmitting and receiving data according to the invention contains a transmitter (1) for serial data transmission and a receiver (3) for receiving a transmitted data signal (g(t)). The receiver (3) in turn comprises a first sample latch (11) for sampling the received data signal (g(t)) with a first clock (f2) and for generating a first sample value (an). The receiver (3) also comprises a second sample latch (13) for sampling a first shifted received data signal (g(t)+V1) with a second clock (f1) and for generating a second sample value (yn). The receiver (3) further comprises a third sample latch (14) for sampling a second shifted received data signal (g(t)−V1) with the second clock (f1) and for generating a third sample value (zn). Finally the receiver (3) comprises a logic unit (15) for recovering data (dn) out of said first, second and third sample values (an, yn, zn).

摘要翻译： 根据本发明的用于发送和接收数据的装置包括用于串行数据传输的发射机（1）和用于接收发射数据信号（g（t））的接收机（3）。 接收器（3）又包括用于利用第一时钟（f2）对接收到的数据信号（g（t））进行采样并用于产生第一采样值（a）的第一采样锁存器（11）。 接收器（3）还包括用于利用第二时钟（f1）对第一移位的接收数据信号（g（t）+ V1）进行采样并用于生成第二采样值（yn）的第二采样锁存器（13）。 接收机（3）还包括第三采样锁存器（14），用于对第二时钟（f1）采样第二移位接收数据信号（g（t）-V1）并产生第三采样值（zn）。 最后，接收器（3）包括用于从所述第一，第二和第三采样值（an，yn，zn）中恢复数据（dn）的逻辑单元（15）。