公开(公告)号：US20070131557A1

公开(公告)日：2007-06-14

申请号：US11625269

申请日：2007-01-19

申请人： Chun-Yau Huang ,  Cheng-Chung Chen ,  Yong-Fu Wu ,  Cheng-Hung Tsai ,  Chwan-Gwo Chyau ,  Fang-Tsun Chu

发明人： Chun-Yau Huang ,  Cheng-Chung Chen ,  Yong-Fu Wu ,  Cheng-Hung Tsai ,  Chwan-Gwo Chyau ,  Fang-Tsun Chu

IPC分类号： C25D5/10

CPC分类号： C25D5/10 ,  C25D5/02 ,  C25D5/34 ,  C25D7/0607

摘要： A method for electroplating low-resistance metal wire for resolving the problem to fabricate the metal wire on large-area substrate through the technology of photolithographing and etching in the prior art. Then the invention improves the RC-delay characteristic of circuit on large-area substrate and reduces the number of masks for processing of a structure of gate overlap lightly-doped drain (source) (GOLDD).

摘要翻译： 一种电镀低电阻金属线的方法，用于解决现有技术中通过光刻和蚀刻技术在大面积基板上制造金属线的问题。 然后，本发明改进了大面积衬底上电路的RC延迟特性，并减少了用于处理栅极重叠轻掺杂漏极（源极）（GOLDD）的结构的掩模的数量。

公开(公告)号：US07736483B2

公开(公告)日：2010-06-15

申请号：US11625269

申请日：2007-01-19

申请人： Chun-Yau Huang ,  Cheng-Chung Chen ,  Yong-Fu Wu ,  Cheng-Hung Tsai ,  Chwan-Gwo Chyau ,  Fang-Tsun Chu

发明人： Chun-Yau Huang ,  Cheng-Chung Chen ,  Yong-Fu Wu ,  Cheng-Hung Tsai ,  Chwan-Gwo Chyau ,  Fang-Tsun Chu

IPC分类号： C25D5/02 ,  H01L21/00

CPC分类号： C25D5/10 ,  C25D5/02 ,  C25D5/34 ,  C25D7/0607

摘要： A method for electroplating low-resistance metal wire for resolving the problem to fabricate the metal wire on large-area substrate through the technology of photolithographing and etching in the prior art. Then the invention improves the RC-delay characteristic of circuit on large-area substrate and reduces the number of masks for processing of a structure of gate overlap lightly-doped drain (source) (GOLDD).

摘要翻译： 一种电镀低电阻金属线的方法，用于解决现有技术中通过光刻和蚀刻技术在大面积基板上制造金属线的问题。 然后，本发明改进了大面积衬底上电路的RC延迟特性，并减少了用于处理栅极重叠轻掺杂漏极（源极）（GOLDD）的结构的掩模的数量。