公开(公告)号：US6008820A

公开(公告)日：1999-12-28

申请号：US675435

申请日：1996-06-27

申请人： Joseph W. Chauvin ,  Steven A. Gabriel ,  Howard Good ,  Kent E. Griffin ,  William Chambers Powell, III ,  George Easton Scott, III ,  Michael A. Toelle ,  John G. Torborg, Jr. ,  James E. Veres

发明人： Joseph W. Chauvin ,  Steven A. Gabriel ,  Howard Good ,  Kent E. Griffin ,  William Chambers Powell, III ,  George Easton Scott, III ,  Michael A. Toelle ,  John G. Torborg, Jr. ,  James E. Veres

IPC分类号： G06T11/00 ,  G06T13/80 ,  G06T15/00 ,  G06T15/04 ,  G06T15/60 ,  G06F15/00

CPC分类号： G06T13/80 ,  G06T11/40 ,  G06T15/005 ,  G06T15/04 ,  G06T15/60

摘要： A gsprite engine circuit reads a display list identifying gsprite image layers to be composited for display, retrieves gsprite image data from an external memory, and transforms the gsprite data to display device coordinates. The gsprite image layers represent independently rendered graphical objects in a graphics scene. The gsprite engine can simulate the motion of the graphical objects in a sequence of display images by performing affine transformations on the gsprite image layers. The interface to the gsprite engine circuit includes the display list and gsprite header blocks. The display list enumerates the gsprites to be composited as a display image. The header blocks describe a gsprite transform, which can be an affine transform, used to transform gsprites to display device coordinates. The header blocks also provide an array of references to image blocks or "chunks" comprising the gsprite.

摘要翻译： gsprite引擎电路读取识别将要合成显示的gsprite图像层的显示列表，从外部存储器检索gsprite图像数据，并将gsprite数据转换为显示设备坐标。 gsprite图像层表示图形场景中独立渲染的图形对象。 gsprite引擎可以通过在gsprite图像层上执行仿射变换来模拟图像对象在一系列显示图像中的运动。 gsprite引擎电路的接口包括显示列表和gsprite标题块。 显示列表列举要合成为显示图像的gsprites。 标题块描述了一个gsprite变换，它可以是仿射变换，用于将gsprites转换为显示设备坐标。 标题块还提供了包含gsprite的图像块或“块”的引用数组。

公开(公告)号：US5936616A

公开(公告)日：1999-08-10

申请号：US695163

申请日：1996-08-07

申请人： John G. Torborg, Jr. ,  James E. Veres ,  Om Kumar Sharma ,  George Easton Scott, III ,  William Chambers Powell, III

发明人： John G. Torborg, Jr. ,  James E. Veres ,  Om Kumar Sharma ,  George Easton Scott, III ,  William Chambers Powell, III

IPC分类号： G06F12/08 ,  G09G5/39 ,  G06F12/02

CPC分类号： G06F12/0875 ,  G09G5/39 ,  G09G2340/02 ,  G09G2360/121

摘要： A display controller, implemented in software or hardware, maintains the primary display image visible on a computer monitor in compressed subregions or chunks. The controller emulates a conventional frame buffer by making the compressed image appear as if it has a linear address space. Most of the image is compressed and the remainder is selectively decompressed and cached to satisfy read and write requests. To display the image, the controller decompresses the display image's constituent subregions and buffers the decompressed data so that it can be scanned out to a display monitor.

摘要翻译： 以软件或硬件实现的显示控制器将主显示图像在压缩的子区域或块中的计算机监视器上保持可见。 控制器通过使压缩图像看起来像线性地址空间那样仿真传统的帧缓冲器。 大部分图像被压缩，其余部分被选择性地解压缩并缓存以满足读写请求。 为了显示图像，控制器对显示图像的组成子区域进行解压缩并缓冲解压缩数据，使其能够扫描到显示监视器。

公开(公告)号：US5886701A

公开(公告)日：1999-03-23

申请号：US672086

申请日：1996-06-27

申请人： Joseph W. Chauvin ,  Steven A. Gabriel ,  Howard Good ,  Kent E. Griffin ,  Mark L. Kenworthy ,  William Chambers Powell, III ,  George Easton Scott, III ,  Michael A. Toelle ,  John G. Torborg, Jr. ,  James E. Veres

发明人： Joseph W. Chauvin ,  Steven A. Gabriel ,  Howard Good ,  Kent E. Griffin ,  Mark L. Kenworthy ,  William Chambers Powell, III ,  George Easton Scott, III ,  Michael A. Toelle ,  John G. Torborg, Jr. ,  James E. Veres

IPC分类号： G06T11/00 ,  G06T13/00 ,  G06T15/00 ,  G06T15/20 ,  G06T15/60 ,  G06F15/00

CPC分类号： G06T11/001 ,  G06T11/40 ,  G06T13/80 ,  G06T15/005 ,  G06T15/04 ,  G06T15/60

摘要： A graphics rendering chip serially renders a stream of geometric primitives to image regions called chunks. A set-up processor in the chip parses rendering commands and the stream of geometric primitives and computes edge equation parameters. A scan-convert processor receives the edge equation parameters from the set-up processor and scan converts the geometric primitives to produce pixel records and fragment records. An internal, double-buffered pixel buffer stores pixel records for fully covered pixel addresses and also stores references to fragment lists stored in a fragment buffer. A pixel engine performs hidden surface removal and controls storage of pixel and fragment records to the pixel and fragment buffers, respectively. An anti-aliasing engine resolves pixel data for one pixel buffer while the pixel engine fills the other pixel buffer with pixel data for the next chunk.

摘要翻译： 图形渲染芯片将几何图元流连续地呈现给称为块的图像区域。 芯片中的设置处理器解析渲染命令和几何图元流，并计算边缘方程参数。 扫描转换处理器从设置处理器接收边缘方程参数，并扫描转换几何图元以产生像素记录和片段记录。 内部双缓冲像素缓冲区存储完全覆盖的像素地址的像素记录，并存储对片段缓冲区中存储的片段列表的引用。 像素引擎执行隐藏的表面去除并且分别控制像素和片段记录到像素和片段缓冲器的存储。 抗锯齿引擎解决一个像素缓冲器的像素数据，而像素引擎用另一个像素缓冲区填充下一个块的像素数据。

公开(公告)号：US06980209B1

公开(公告)日：2005-12-27

申请号：US10172174

申请日：2002-06-14

申请人： Christopher D. S. Donham ,  Alexander Lev Minkin ,  Bryon Nordquist ,  Edward A. Hutchins ,  Mark Tian ,  George Easton Scott III

发明人： Christopher D. S. Donham ,  Alexander Lev Minkin ,  Bryon Nordquist ,  Edward A. Hutchins ,  Mark Tian ,  George Easton Scott III

IPC分类号： G06T15/00 ,  G06T15/50

CPC分类号： G06T15/005

摘要： A scalable pipelined pixel shader that processes packets of data and preserves the format of each packet at each processing stage. Each packet is an ordered array of data values, at least one of which is an instruction pointer. Each member of the ordered array can be indicative of any type of data. As a packet progresses through the pixel shader during processing, each member of the ordered array can be replaced by a sequence of data values indicative of different types of data (e.g., an address of a texel, a texel, or a partially or fully processed color value). Information required for the pixel shader to process each packet is contained in the packet, and thus the pixel shader is scalable in the sense that it can be implemented in modular fashion to include any number of identical pipelined processing stages and can execute the same program regardless of the number of stages. Preferably, each processing stage is itself scalable, can be implemented to include an arbitrary number of identical pipelined instruction execution stages known as microblenders, and can execute the same program regardless of the number of microblenders. The current value of the instruction pointer (IP) in a packet determines the next instruction to be executed on the data contained in the packet. Any processing unit can change the instruction that will be executed by a subsequent processing unit by modifying the IP (and/or condition codes) of a packet that it asserts to the subsequent processing unit. Other aspects of the invention include graphics processors (each including a pixel shader configured in accordance with the invention), methods and systems for generating packets of data for processing in accordance with the invention, and methods for pipelined processing of packets of data.

摘要翻译： 可扩展的流水线像素着色器，可处理数据包，并在每个处理阶段保留每个数据包的格式。 每个数据包是有序的数据值阵列，其中至少有一个是指令指针。 有序数组的每个成员可以指示任何类型的数据。 随着分组在处理期间通过像素着色器进行，有序阵列的每个成员可以被指示不同类型的数据的数据值序列（例如，纹素，纹素，或部分或完全处理的地址 颜色值）。 像素着色器处理每个数据包所需的信息包含在数据包中，因此像素着色器在可以以模块化方式实现以包括任意数量的相同流水线处理级并且可以执行相同的程序的意义上是可缩放的 的阶段数。 优选地，每个处理阶段本身是可扩展的，可以被实现为包括任意数量的称为微型混合器的相同的流水线指令执行阶段，并且可以执行相同的程序，而不管微型混合器的数量。 分组中的指令指针（IP）的当前值确定要对包含在分组中的数据执行的下一条指令。 任何处理单元可以通过修改后续处理单元确定的分组的IP（和/或条件代码）来改变将由后续处理单元执行的指令。 本发明的其他方面包括图形处理器（每个包括根据本发明配置的像素着色器），用于生成根据本发明进行处理的数据分组的方法和系统，以及用于流水线处理数据分组的方法。