公开(公告)号：US08253167B2

公开(公告)日：2012-08-28

申请号：US12694002

申请日：2010-01-26

申请人： Heng-Kuang Lin ,  Pei-Chin Chiu ,  Jen-Inn Chyi ,  Han-Chieh Ho ,  Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

发明人： Heng-Kuang Lin ,  Pei-Chin Chiu ,  Jen-Inn Chyi ,  Han-Chieh Ho ,  Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

IPC分类号： H01L27/092

CPC分类号： H01L29/205 ,  B82Y10/00 ,  H01L21/8252 ,  H01L27/085 ,  H01L27/0883 ,  H01L27/092 ,  H01L29/122 ,  H01L29/42316 ,  H01L29/42356 ,  H01L29/66462 ,  H01L29/7783

摘要： An integrated circuit structure includes a substrate and a first and a second plurality of III-V semiconductor layers. The first plurality of III-V semiconductor layers includes a first bottom barrier over the substrate; a first channel layer over the first bottom barrier; and a first top barrier over the first channel layer. A first field-effect transistor (FET) includes a first channel region, which includes a portion of the first channel layer. The second plurality of III-V semiconductor layers is over the first plurality of III-V semiconductor layers and includes a second bottom barrier; a second channel layer over the second bottom barrier; and a second top barrier over the second channel layer. A second FET includes a second channel region, which includes a portion of the second channel layer.

摘要翻译： 集成电路结构包括基板和第一和第二多个III-V半导体层。 所述第一多个III-V半导体层包括在所述衬底上的第一底部阻挡层; 在第一底部屏障上的第一通道层; 以及第一通道层上的第一顶部势垒。 第一场效应晶体管（FET）包括第一沟道区，其包括第一沟道层的一部分。 第二多个III-V半导体层在第一多个III-V半导体层之上，并且包括第二底部屏障; 在第二底部屏障上的第二通道层; 以及在第二通道层上的第二顶部阻挡层。 第二FET包括第二沟道区，其包括第二沟道层的一部分。

公开(公告)号：US08783983B2

公开(公告)日：2014-07-22

申请号：US13605337

申请日：2012-09-06

申请人： Chow Jin Bryan Chng ,  Heng Kuang Cheng

发明人： Chow Jin Bryan Chng ,  Heng Kuang Cheng

IPC分类号： B41J13/10 ,  B65G31/00 ,  B41J11/70

CPC分类号： B65H31/02 ,  B26D1/385 ,  B26D7/22 ,  B26D2007/005 ,  B41J11/70 ,  B65H2301/4212 ,  B65H2402/441 ,  B65H2402/46 ,  B65H2405/1134 ,  B65H2405/1136 ,  B65H2405/115 ,  B65H2407/10 ,  B65H2551/15 ,  B65H2551/21 ,  B65H2601/321 ,  B65H2801/12 ,  G03G15/6552 ,  G03G21/1638 ,  Y10T83/2216

摘要： A printer is disclosed that has a frame and a chute assembly received within the frame in which the chute assembly is pivotable relative to the frame. The chute assembly includes a lower chute part and an upper chute part. The lower chute part is pivotable about a first axis in which the first axis is fixed relative to the frame. The upper chute part is pivotally coupled to the lower chute part and is pivotable about a second axis that is fixed relative to the lower chute part. The lower chute part and the upper chute part are coupled to one another such that, when the upper chute part pivots about the second axis relative to the lower chute part, the lower chute part automatically pivots about the first axis.

摘要翻译： 公开了一种打印机，其具有容纳在框架内的框架和滑槽组件，滑槽组件可相对于框架枢转。 滑槽组件包括下滑槽部分和上滑槽部分。 下斜槽部分可围绕其中第一轴线相对于框架固定的第一轴线枢转。 上斜槽部分枢转地联接到下斜槽部分并且可围绕相对于下滑槽部分固定的第二轴线枢转。 下滑槽部分和上滑槽部分彼此联接，使得当上滑槽部分相对于下滑槽部分围绕第二轴线枢转时，下滑槽部分自动围绕第一轴线枢转。

公开(公告)号：US20140060275A1

公开(公告)日：2014-03-06

申请号：US13605337

申请日：2012-09-06

申请人： Chow Jin Bryan Chng ,  Heng Kuang Cheng

发明人： Chow Jin Bryan Chng ,  Heng Kuang Cheng

IPC分类号： B65G11/12 ,  B26D7/06 ,  H05K5/03

CPC分类号： B65H31/02 ,  B26D1/385 ,  B26D7/22 ,  B26D2007/005 ,  B41J11/70 ,  B65H2301/4212 ,  B65H2402/441 ,  B65H2402/46 ,  B65H2405/1134 ,  B65H2405/1136 ,  B65H2405/115 ,  B65H2407/10 ,  B65H2551/15 ,  B65H2551/21 ,  B65H2601/321 ,  B65H2801/12 ,  G03G15/6552 ,  G03G21/1638 ,  Y10T83/2216

摘要： A printer is disclosed that has a frame and a chute assembly received within the frame in which the chute assembly is pivotable relative to the frame. The chute assembly includes a lower chute part and an upper chute part. The lower chute part is pivotable about a first axis in which the first axis is fixed relative to the frame. The upper chute part is pivotally coupled to the lower chute part and is pivotable about a second axis that is fixed relative to the lower chute part. The lower chute part and the upper chute part are coupled to one another such that, when the upper chute part pivots about the second axis relative to the lower chute part, the lower chute part automatically pivots about the first axis.

摘要翻译： 公开了一种打印机，其具有容纳在框架内的框架和滑槽组件，滑槽组件可相对于框架枢转。 滑槽组件包括下滑槽部分和上滑槽部分。 下斜槽部分可围绕其中第一轴线相对于框架固定的第一轴线枢转。 上斜槽部分枢转地联接到下斜槽部分并且可围绕相对于下滑槽部分固定的第二轴线枢转。 下滑槽部分和上滑槽部分彼此联接，使得当上滑槽部分相对于下滑槽部分围绕第二轴线枢转时，下滑槽部分自动围绕第一轴线枢转。

公开(公告)号：US08629012B2

公开(公告)日：2014-01-14

申请号：US13595797

申请日：2012-08-27

申请人： Heng-Kuang Lin ,  Pei-Chin Chiu ,  Jen-Inn Chyi ,  Han-Chieh Ho ,  Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

发明人： Heng-Kuang Lin ,  Pei-Chin Chiu ,  Jen-Inn Chyi ,  Han-Chieh Ho ,  Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

IPC分类号： H01L21/338

CPC分类号： H01L29/205 ,  B82Y10/00 ,  H01L21/8252 ,  H01L27/085 ,  H01L27/0883 ,  H01L27/092 ,  H01L29/122 ,  H01L29/42316 ,  H01L29/42356 ,  H01L29/66462 ,  H01L29/7783

摘要： An integrated circuit structure includes a substrate and a first and a second plurality of III-V semiconductor layers. The first plurality of III-V semiconductor layers includes a first bottom barrier over the substrate; a first channel layer over the first bottom barrier; and a first top barrier over the first channel layer. A first field-effect transistor (FET) includes a first channel region, which includes a portion of the first channel layer. The second plurality of III-V semiconductor layers is over the first plurality of III-V semiconductor layers and includes a second bottom barrier; a second channel layer over the second bottom barrier; and a second top barrier over the second channel layer. A second FET includes a second channel region, which includes a portion of the second channel layer.

摘要翻译： 集成电路结构包括基板和第一和第二多个III-V半导体层。 所述第一多个III-V半导体层包括在所述衬底上的第一底部阻挡层; 在第一底部屏障上的第一通道层; 以及第一通道层上的第一顶部势垒。 第一场效应晶体管（FET）包括第一沟道区，其包括第一沟道层的一部分。 第二多个III-V半导体层在第一多个III-V半导体层之上，并且包括第二底部屏障; 在第二底部屏障上的第二通道层; 以及在第二通道层上的第二顶部阻挡层。 第二FET包括第二沟道区，其包括第二沟道层的一部分。

公开(公告)号：US20120292663A1

公开(公告)日：2012-11-22

申请号：US13110938

申请日：2011-05-19

申请人： Heng-Kuang LIN ,  Han-Chieh HO ,  Pei-Chin CHIU ,  Jen-Inn CHYI

发明人： Heng-Kuang LIN ,  Han-Chieh HO ,  Pei-Chin CHIU ,  Jen-Inn CHYI

IPC分类号： H01L29/778

CPC分类号： H01L29/205 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/0883 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/36 ,  H01L29/42376 ,  H01L29/785

摘要： The invention provides two Sb-based n- or p-channel layer structures as a template for MISFET and complementary MISFET development. Four types of MISFET devices and two types of complementary MISFET circuit devices can be developed based on the invented layer structures. Also, the layer structures can accommodate more than one complementary MISFETs and more than one single active MISFETs to be integrated on the same substrate monolithically.

摘要翻译： 本发明提供了两个Sb基的n沟道或p沟道层结构作为MISFET和互补MISFET开发的模板。 可以基于本发明的层结构开发四种类型的MISFET器件和两种类型的互补MISFET电路器件。 此外，层结构可以容纳多于一个的互补MISFET和多于一个单个有源MISFET，以整体地集成在相同的衬底上。

公开(公告)号：US20110180846A1

公开(公告)日：2011-07-28

申请号：US12694002

申请日：2010-01-26

申请人： Heng-Kuang Lin ,  Pei-Chin Chiu ,  Jen-Inn Chyi ,  Han-Chieh Ho ,  Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

发明人： Heng-Kuang Lin ,  Pei-Chin Chiu ,  Jen-Inn Chyi ,  Han-Chieh Ho ,  Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

IPC分类号： H01L27/092 ,  H01L29/20

CPC分类号： H01L29/205 ,  B82Y10/00 ,  H01L21/8252 ,  H01L27/085 ,  H01L27/0883 ,  H01L27/092 ,  H01L29/122 ,  H01L29/42316 ,  H01L29/42356 ,  H01L29/66462 ,  H01L29/7783

摘要： An integrated circuit structure includes a substrate and a first and a second plurality of III-V semiconductor layers. The first plurality of III-V semiconductor layers includes a first bottom barrier over the substrate; a first channel layer over the first bottom barrier; and a first top barrier over the first channel layer. A first field-effect transistor (FET) includes a first channel region, which includes a portion of the first channel layer. The second plurality of III-V semiconductor layers is over the first plurality of III-V semiconductor layers and includes a second bottom barrier; a second channel layer over the second bottom barrier; and a second top barrier over the second channel layer. A second FET includes a second channel region, which includes a portion of the second channel layer.

摘要翻译： 集成电路结构包括基板和第一和第二多个III-V半导体层。 所述第一多个III-V半导体层包括在所述衬底上的第一底部阻挡层; 在第一底部屏障上的第一通道层; 以及第一通道层上的第一顶部势垒。 第一场效应晶体管（FET）包括第一沟道区，其包括第一沟道层的一部分。 第二多个III-V半导体层在第一多个III-V半导体层之上，并且包括第二底部屏障; 在第二底部屏障上的第二通道层; 以及在第二通道层上的第二顶部阻挡层。 第二FET包括第二沟道区，其包括第二沟道层的一部分。

公开(公告)号：US20120329254A1

公开(公告)日：2012-12-27

申请号：US13595797

申请日：2012-08-27

申请人： Heng-Kuang Lin ,  Pei-Chin Chiu ,  Jen-Inn Chyi ,  Han-Chieh Ho ,  Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

发明人： Heng-Kuang Lin ,  Pei-Chin Chiu ,  Jen-Inn Chyi ,  Han-Chieh Ho ,  Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

IPC分类号： H01L21/20

CPC分类号： H01L29/205 ,  B82Y10/00 ,  H01L21/8252 ,  H01L27/085 ,  H01L27/0883 ,  H01L27/092 ,  H01L29/122 ,  H01L29/42316 ,  H01L29/42356 ,  H01L29/66462 ,  H01L29/7783

摘要： An integrated circuit structure includes a substrate and a first and a second plurality of III-V semiconductor layers. The first plurality of III-V semiconductor layers includes a first bottom barrier over the substrate; a first channel layer over the first bottom barrier; and a first top barrier over the first channel layer. A first field-effect transistor (FET) includes a first channel region, which includes a portion of the first channel layer. The second plurality of III-V semiconductor layers is over the first plurality of III-V semiconductor layers and includes a second bottom barrier; a second channel layer over the second bottom barrier; and a second top barrier over the second channel layer. A second FET includes a second channel region, which includes a portion of the second channel layer.

摘要翻译： 集成电路结构包括基板和第一和第二多个III-V半导体层。 所述第一多个III-V半导体层包括在所述衬底上的第一底部阻挡层; 在第一底部屏障上的第一通道层; 以及第一通道层上的第一顶部势垒。 第一场效应晶体管（FET）包括第一沟道区，其包括第一沟道层的一部分。 第二多个III-V半导体层在第一多个III-V半导体层之上，并且包括第二底部屏障; 在第二底部屏障上的第二通道层; 以及在第二通道层上的第二顶部阻挡层。 第二FET包括第二沟道区，其包括第二沟道层的一部分。

公开(公告)号：US20110000863A1

公开(公告)日：2011-01-06

申请号：US12921086

申请日：2009-03-05

申请人： Heng Kuang Cheng ,  Chee Teck Ong ,  Kar Woh Fok ,  Eng Kuan, Eikky Lim

发明人： Heng Kuang Cheng ,  Chee Teck Ong ,  Kar Woh Fok ,  Eng Kuan, Eikky Lim

IPC分类号： G11B33/04

CPC分类号： G11B23/0236 ,  G11B15/68 ,  G11B15/6825 ,  G11B33/0438

摘要： A slot for releasably storing a tape cartridge is disclosed. The slot comprises an enlargeable receiving portion for releasable insertion of the tape cartridge and a plate for supporting the tape cartridge in the slot. At least a portion of the plate is moveable for enlarging the receiving portion.

摘要翻译： 公开了用于可释放地存放带盒的槽。 槽包括用于可释放地插入带盒的可放大接收部分和用于将带盒支撑在槽中的板。 板的至少一部分可移动以扩大接收部分。

公开(公告)号：US11321324B2

公开(公告)日：2022-05-03

申请号：US16731771

申请日：2019-12-31

申请人： Heng Kuang ,  Ming Chen ,  Kajaruban Surendran ,  Zhenhua Hu

发明人： Heng Kuang ,  Ming Chen ,  Kajaruban Surendran ,  Zhenhua Hu

IPC分类号： G06F16/2455 ,  G06F16/23 ,  G06F16/27

摘要： Systems and methods for cross-region active-active data replication are described. A system includes a cross-region replication service (CRS), a cross-region synchronization service (CSS), and a conflict-free replication data type (CRDT) module executed by a cache service instance.

公开(公告)号：US20210200771A1

公开(公告)日：2021-07-01

申请号：US16731771

申请日：2019-12-31

申请人： Heng KUANG ,  Ming CHEN ,  Kajaruban SURENDRAN ,  Zhenhua HU

发明人： Heng KUANG ,  Ming CHEN ,  Kajaruban SURENDRAN ,  Zhenhua HU

IPC分类号： G06F16/2455 ,  G06F16/27 ,  G06F16/23

摘要： Systems and methods for cross-region active-active data replication are described. A system includes a cross-region replication service (CRS), a cross-region synchronization service (CSS), and a conflict-free replication data type (CRDT) module executed by a cache service instance.