公开(公告)号：US08983073B1

公开(公告)日：2015-03-17

申请号：US13371223

申请日：2012-02-10

申请人： Edward S. Peterson ,  Jason J. Moore

发明人： Edward S. Peterson ,  Jason J. Moore

IPC分类号： G06F21/00

CPC分类号： G06F21/629

摘要： Approaches for restricting the use of an integrated circuit (IC) are described. In response to receiving an encrypted configuration bitstream, a cryptographic key is retrieved from an internal memory of the IC and the encrypted configuration bitstream is decrypted using the cryptographic key to produce a decrypted configuration bitstream. A first signature value of the decrypted configuration bitstream is calculated. A second signature value is retrieved from a write-once memory of the IC. In response to the first signature value being different from the second signature value, configuration of the IC with the bitstream is prevented. In response to the first signature value being equal to the second signature value, configuration of the IC with the bitstream is permitted.

摘要翻译： 描述限制使用集成电路（IC）的方法。 响应于接收到加密的配置比特流，从IC的内部存储器检索加密密钥，并且使用密码密钥对加密的配置比特流进行解密，以产生解密的配置比特流。 计算解密的配置比特流的第一签名值。 从IC的一次写入存储器检索第二个签名值。 响应于第一签名值不同于第二签名值，防止具有比特流的IC的配置。 响应于第一签名值等于第二签名值，允许具有比特流的IC的配置。

公开(公告)号：US08539254B1

公开(公告)日：2013-09-17

申请号：US12791608

申请日：2010-06-01

申请人： Brendan K. Bridgford ,  Jason J. Moore ,  Stephen M. Trimberger ,  Eric E. Edwards

发明人： Brendan K. Bridgford ,  Jason J. Moore ,  Stephen M. Trimberger ,  Eric E. Edwards

IPC分类号： H04L29/06

CPC分类号： H04L69/12 ,  H04L9/003 ,  H04L67/34 ,  H04L2209/12

摘要： In one embodiment of the invention, a method is provided for protecting against attacks on security of a programmable integrated circuit (IC). At least a portion of an encrypted bitstream input to the programmable IC is decrypted with a cryptographic key stored in the programmable IC. A number of failures to decrypt the encrypted bitstream is tracked. The tracked number is stored in a memory of the programmable IC that retains the number across on-off power cycles of the programmable IC. In response to the number of failures exceeding a threshold, data that prevents the decryption key from being used for a subsequent decryption of a bitstream is stored in the programmable IC.

摘要翻译： 在本发明的一个实施例中，提供了一种用于防止对可编程集成电路（IC）的安全性的攻击的方法。 输入到可编程IC的加密比特流的至少一部分被存储在可编程IC中的加密密钥解密。 跟踪解密加密比特流的许多失败。 被跟踪的号码存储在可编程IC的存储器中，该可编程IC保持可编程IC的开 - 关电源周期数。 响应于超过阈值的故障数量，防止解密密钥用于比特流的后续解密的数据被存储在可编程IC中。

公开(公告)号：US08713327B1

公开(公告)日：2014-04-29

申请号：US12364030

申请日：2009-02-02

申请人： Edward S. Peterson ,  Jason J. Moore

发明人： Edward S. Peterson ,  Jason J. Moore

IPC分类号： G06F11/30 ,  G06F21/72

CPC分类号： G06F21/72 ,  G06F21/74

摘要： A circuit for enabling communication of cryptographic data in an integrated circuit is disclosed. The circuit comprises a first interface coupled to receive data having a first security level; a second interface coupled to receive data having a second security level; a cryptographic application; and a routing block coupled between the first and second interfaces and the cryptographic application, the routing block comprising configurable logic, wherein the routing block is configurable to selectively route the data having the first security level by way of the first interface and to route data having the second security level by way of the second interface. A method of enabling communication of cryptographic data in an integrated circuit is also disclosed.

摘要翻译： 公开了一种用于实现集成电路中密码数据通信的电路。 该电路包括耦合以接收具有第一安全级别的数据的第一接口; 耦合以接收具有第二安全级别的数据的第二接口; 加密应用程序; 以及耦合在所述第一和第二接口和所述密码应用之间的路由块，所述路由块包括可配置逻辑，其中所述路由块可配置为通过所述第一接口选择性地路由具有所述第一安全级别的数据，并且路由具有 第二个安全级别通过第二个接口。 还公开了一种能够在集成电路中进行密码数据通信的方法。

公开(公告)号：US08286113B1

公开(公告)日：2012-10-09

申请号：US13004183

申请日：2011-01-11

申请人： Brendan K. Bridgford ,  Jason J. Moore ,  W. Story Leavesley, III ,  Derrick S. Woods

发明人： Brendan K. Bridgford ,  Jason J. Moore ,  W. Story Leavesley, III ,  Derrick S. Woods

IPC分类号： G06F17/50 ,  G06F15/177 ,  G06F9/00

CPC分类号： G06F17/5022 ,  G06F17/5054 ,  G06F2217/66

摘要： A system and method are provided for verifying implementation of a logic core in a complete bitstream. A logic core bitstream is extracted from the complete bitstream. The logic core bitstream is compared to a reference bitstream of the logic core for a target device. In response to no discrepancy in the comparison of the logic core bitstream and the reference bitstream, a data value is stored indicating that the logic core implementation contained in the complete bitstream is verified.

摘要翻译： 提供了一种用于验证完整比特流中的逻辑核的实现的系统和方法。 从完整比特流中提取逻辑核心比特流。 将逻辑核心比特流与用于目标设备的逻辑核心的参考比特流进行比较。 响应于逻辑核心比特流和参考比特流的比较中没有差异，存储指示包含在完整比特流中的逻辑核心实现被验证的数据值。

公开(公告)号：US08379850B1

公开(公告)日：2013-02-19

申请号：US12900805

申请日：2010-10-08

申请人： Brendan K. Bridgford ,  Stephen M. Trimberger ,  Jason J. Moore ,  Edward S. Peterson ,  James Wesselkamper ,  John C. Hoffman

发明人： Brendan K. Bridgford ,  Stephen M. Trimberger ,  Jason J. Moore ,  Edward S. Peterson ,  James Wesselkamper ,  John C. Hoffman

IPC分类号： H04L9/00 ,  H04K1/04

CPC分类号： H04L9/0822 ,  H04L9/003 ,  H04L9/0637

摘要： In one embodiment, a cryptographic device is provided. The cryptographic device includes a persistent memory and a decryption control circuit coupled to the persistent memory. The decryption control circuit is configured to receive an encrypted data stream and decrypt a first portion of the encrypted data stream using a first cryptographic key stored in the persistent memory, the first portion including a second cryptographic key. The decryption circuit is configured to decrypt a second portion of the encrypted data stream using the second cryptographic key, the second portion of the encrypted data stream including payload data.

摘要翻译： 在一个实施例中，提供了一种加密设备。 密码装置包括持久存储器和耦合到持久存储器的解密控制电路。 解密控制电路被配置为使用存储在永久存储器中的第一密码来接收加密数据流并解密加密数据流的第一部分，第一部分包括第二加密密钥。 解密电路被配置为使用第二加密密钥来解密加密数据流的第二部分，加密数据流的第二部分包括有效载荷数据。

公开(公告)号：US07949974B1

公开(公告)日：2011-05-24

申请号：US12038837

申请日：2008-02-28

申请人： Jason J. Moore ,  Ian L. McEwen ,  Reto Stamm ,  John Damian Corbett ,  Eric M. Shiflet

发明人： Jason J. Moore ,  Ian L. McEwen ,  Reto Stamm ,  John Damian Corbett ,  Eric M. Shiflet

IPC分类号： G06F17/50

CPC分类号： G06F17/5081

摘要： A computer-implemented method of verifying isolation between a plurality of modules of a circuit design to be implemented within an integrated circuit can include identifying a first module and at least a second module of the circuit design for the integrated circuit. One or more circuit attributes indicative of isolation between the first module and the second module can be identified and compared with at least one isolation criterion. An indication of whether the first module is isolated from the second module can be output according to results of the comparison.

摘要翻译： 一种用于验证要在集成电路内实现的电路设计的多个模块之间的隔离的计算机实现的方法可以包括识别用于集成电路的电路设计的第一模块和至少第二模块。 可以识别指示第一模块和第二模块之间的隔离的一个或多个电路属性，并与至少一个隔离标准进行比较。 可以根据比较结果来输出第一模块是否与第二模块隔离的指示。

公开(公告)号：US07408381B1

公开(公告)日：2008-08-05

申请号：US11353748

申请日：2006-02-14

申请人： Saar Drimer ,  Jason J. Moore ,  Austin H. Lesea

发明人： Saar Drimer ,  Jason J. Moore ,  Austin H. Lesea

IPC分类号： H03K19/177 ,  H01L25/00 ,  G06F12/14

CPC分类号： G06F17/5054

摘要： A circuit for implementing a plurality of circuits on a programmable logic device, the circuit comprising a first circuit implemented on a first portion of the programmable logic device; a second circuit implemented on a second portion of the programmable logic device; and a control circuit coupled to the first circuit and the second circuit, the control circuit providing isolation between the first circuit and the second circuit. While the first circuit and the second circuit may comprise redundant circuits implementing a common function, the circuits may also comprise circuits which must be isolated, such as an encryption circuit and a decryption circuit implementing a cryptographic function. A method for implementing a plurality of circuits on a programmable logic device is also disclosed.

摘要翻译： 一种用于在可编程逻辑器件上实现多个电路的电路，该电路包括实现在可编程逻辑器件的第一部分上的第一电路; 在可编程逻辑器件的第二部分上实现的第二电路; 以及耦合到所述第一电路和所述第二电路的控制电路，所述控制电路提供所述第一电路和所述第二电路之间的隔离。 虽然第一电路和第二电路可以包括实现共同功能的冗余电路，但电路也可以包括必须隔离的电路，例如实现加密功能的加密电路和解密电路。 还公开了一种在可编程逻辑器件上实现多个电路的方法。