公开(公告)号：US20160179646A1

公开(公告)日：2016-06-23

申请号：US14580588

申请日：2014-12-23

申请人： Michael Neve De Mevergnies ,  Hermann W. Gartler ,  Michael S. Bair

发明人： Michael Neve De Mevergnies ,  Hermann W. Gartler ,  Michael S. Bair

IPC分类号： G06F11/25 ,  G06F11/27

CPC分类号： G01R31/31719 ,  G01R31/31705 ,  G01R31/3177 ,  G06F11/00 ,  G06F11/25 ,  G06F11/27

摘要： A chassis platform, such as processor or a system-on-chip (SoC), includes logic to implement a debug chassis security system including a policy generator to control access from a test access port. The policy generator may distribute a debug policy to at least one logic block that locally enforces the debug policy. The debug policy may include a delayed authentication policy in which debug assets are distributed and the chassis platform is initially locked to prevent debug access via the test access port. An authenticated debug user may unlock the chassis platform at a later time to enable debugging operations. The debug policy may also include a live execution policy and an immediate debug policy.

摘要翻译： 诸如处理器或片上系统（SoC）的底盘平台包括实现包括策略生成器的调试机箱安全系统的逻辑，以控制来自测试访问端口的访问。 策略生成器可以将调试策略分发到在本地强制调试策略的至少一个逻辑块。 调试策略可以包括延迟的认证策略，其中分发调试资产，并且机箱平台最初被锁定以防止经由测试访问端口的调试访问。 经验证的调试用户可以稍后解锁机箱平台，以启用调试操作。 调试策略还可以包括实时执行策略和即时调试策略。

公开(公告)号：US08516577B2

公开(公告)日：2013-08-20

申请号：US12887898

申请日：2010-09-22

申请人： Michael S. Bair ,  David W. Burns ,  Robert S. Chappell ,  Prakash Math ,  Leslie A. Ong ,  Pankaj Raghuvanshi ,  Shlomo Raikin ,  Raanan Sade ,  Michael D. Tucknott ,  Igor Yanover

发明人： Michael S. Bair ,  David W. Burns ,  Robert S. Chappell ,  Prakash Math ,  Leslie A. Ong ,  Pankaj Raghuvanshi ,  Shlomo Raikin ,  Raanan Sade ,  Michael D. Tucknott ,  Igor Yanover

IPC分类号： G06F21/00

CPC分类号： G06F9/526

摘要： In one embodiment, the present invention includes a method for identifying a termination sequence for an atomic memory operation executed by a first thread, associating a timer with the first thread, and preventing the first thread from execution of a memory cluster operation after completion of the atomic memory operation until a prevention window has passed. This method may be executed by regulation logic associated with a memory execution unit of a processor, in some embodiments. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于识别由第一线程执行的原子存储器操作的终止序列的方法，其将定时器与第一线程相关联，并且在完成第一线程之后防止第一线程执行存储器簇操作 原子记忆操作，直到预防窗口过去。 在一些实施例中，该方法可以通过与处理器的存储器执行单元相关联的调节逻辑执行。 描述和要求保护其他实施例。

公开(公告)号：US09430347B2

公开(公告)日：2016-08-30

申请号：US14580588

申请日：2014-12-23

申请人： Michael Neve De Mevergnies ,  Hermann W. Gartler ,  Michael S. Bair

发明人： Michael Neve De Mevergnies ,  Hermann W. Gartler ,  Michael S. Bair

IPC分类号： H04L29/06 ,  G06F11/25 ,  G06F11/27

CPC分类号： G01R31/31719 ,  G01R31/31705 ,  G01R31/3177 ,  G06F11/00 ,  G06F11/25 ,  G06F11/27

摘要： A chassis platform, such as processor or a system-on-chip (SoC), includes logic to implement a debug chassis security system including a policy generator to control access from a test access port. The policy generator may distribute a debug policy to at least one logic block that locally enforces the debug policy. The debug policy may include a delayed authentication policy in which debug assets are distributed and the chassis platform is initially locked to prevent debug access via the test access port. An authenticated debug user may unlock the chassis platform at a later time to enable debugging operations. The debug policy may also include a live execution policy and an immediate debug policy.

摘要翻译： 诸如处理器或片上系统（SoC）的底盘平台包括实现包括策略生成器的调试机箱安全系统的逻辑，以控制来自测试访问端口的访问。 策略生成器可以将调试策略分发到在本地强制调试策略的至少一个逻辑块。 调试策略可以包括延迟的认证策略，其中分发调试资产，并且机箱平台最初被锁定以防止经由测试访问端口的调试访问。 经验证的调试用户可以稍后解锁机箱平台，以启用调试操作。 调试策略还可以包括实时执行策略和即时调试策略。

公开(公告)号：US20120072984A1

公开(公告)日：2012-03-22

申请号：US12887898

申请日：2010-09-22

申请人： MICHAEL S. BAIR ,  David W. Burns ,  Robert S. Chappell ,  Prakash Math ,  Leslie A. Ong ,  Pankaj Raghuvanshi ,  Shlomo Raikin ,  Raanan Sade ,  Michael D. Tucknott ,  Igor Yanover

发明人： MICHAEL S. BAIR ,  David W. Burns ,  Robert S. Chappell ,  Prakash Math ,  Leslie A. Ong ,  Pankaj Raghuvanshi ,  Shlomo Raikin ,  Raanan Sade ,  Michael D. Tucknott ,  Igor Yanover

IPC分类号： G06F21/00

CPC分类号： G06F9/526

摘要： In one embodiment, the present invention includes a method for identifying a termination sequence for an atomic memory operation executed by a first thread, associating a timer with the first thread, and preventing the first thread from execution of a memory cluster operation after completion of the atomic memory operation until a prevention window has passed. This method may be executed by regulation logic associated with a memory execution unit of a processor, in some embodiments. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于识别由第一线程执行的原子存储器操作的终止序列的方法，其将定时器与第一线程相关联，并且在完成第一线程之后防止第一线程执行存储器簇操作 原子记忆操作，直到预防窗口过去。 在一些实施例中，该方法可以通过与处理器的存储器执行单元相关联的调节逻辑执行。 描述和要求保护其他实施例。