公开(公告)号：US20060291301A1

公开(公告)日：2006-12-28

申请号：US11166788

申请日：2005-06-24

申请人： Marco Ziegelmayer

发明人： Marco Ziegelmayer

IPC分类号： G11C7/00

CPC分类号： G11C16/349 ,  G11C16/10

摘要： A memory device comprises a memory cell array (1) with a multitude of memory cells (111). Each of the memory cells (111) is assigned to one of a multitude of blocks (15). Each memory cell (111) is accessible by an access signal in order to alter stored information. Each of the memory cells (111) is assigned to one of a multitude of blocks (15). The memory device further comprises a measuring unit (100) coupled to the memory cell array (1) and being operable to identify a selected access characteristic of each of the memory cells (11) and an assignment unit (150) which is coupled to the measuring unit (100) and is operable to assign a performance parameter (215) to each block (15). A performance memory unit (2) is adapted to contain the performance parameters (215) assigned to the blocks (15).

摘要翻译： 存储器件包括具有多个存储单元（111）的存储单元阵列（1）。 每个存储单元（111）被分配给多个块（15）中的一个。 每个存储单元（111）可由访问信号访问，以便改变存储的信息。 每个存储单元（111）被分配给多个块（15）中的一个。 存储器件还包括耦合到存储器单元阵列（1）的测量单元（100），并且可操作以识别每个存储器单元（11）的选定访问特性，以及分配单元（150），其耦合到 测量单元（100）并且可操作以将性能参数（215）分配给每个块（15）。 性能存储单元（2）适于包含分配给块（15）的性能参数（215）。

公开(公告)号：US20080253217A1

公开(公告)日：2008-10-16

申请号：US11786765

申请日：2007-04-12

申请人： Andreas Taeuber ,  Detlev Richter ,  Luca De Ambroggi ,  Konrad Seidel ,  Robert Petter ,  Marco Ziegelmayer

发明人： Andreas Taeuber ,  Detlev Richter ,  Luca De Ambroggi ,  Konrad Seidel ,  Robert Petter ,  Marco Ziegelmayer

IPC分类号： G11C8/08 ,  G11C8/00

CPC分类号： G11C16/08 ,  G11C11/5614 ,  G11C11/5664 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0011 ,  G11C13/0014 ,  G11C13/0023 ,  G11C13/0028 ,  G11C2213/71

摘要： Embodiments of the invention relate to a method for accessing a memory cell in an integrated circuit, a method of determining a set of word line voltage identifiers in an integrated circuit, a method for classifying memory cells in an integrated circuit, a method for determining a word line voltage for accessing a memory cell in an integrated circuit and integrated circuits. In an embodiment, a method of accessing a memory cell in an integrated circuit, wherein the integrated circuit has a memory cell field including a plurality of memory cells. The method includes selecting a word line voltage identifier from a pre-stored set of word line voltage identifiers, each one of the pre-stored set of word line voltage identifiers being assigned to at least one of the memory cells in the memory cell field and accessing the memory cell using a word line voltage being dependent on the selected word line voltage identifier.

摘要翻译： 本发明的实施例涉及一种用于访问集成电路中的存储单元的方法，确定集成电路中的一组字线电压标识符的方法，用于对集成电路中的存储单元进行分类的方法， 用于访问集成电路中的存储单元的字线电压和集成电路。 在一个实施例中，一种访问集成电路中的存储单元的方法，其中集成电路具有包括多个存储单元的存储单元区域。 该方法包括从预先存储的字线电压标识符组中选择一个字线电压标识符，每一个预先存储的一组字线电压标识符被分配给该存储器单元字段中的至少一个存储单元， 使用取决于所选字线电压标识符的字线电压来访问存储器单元。

公开(公告)号：US20070025167A1

公开(公告)日：2007-02-01

申请号：US11191146

申请日：2005-07-27

申请人： Marco Ziegelmayer ,  Detlev Richter ,  Andreas Kux ,  Mirko Reissmann

发明人： Marco Ziegelmayer ,  Detlev Richter ,  Andreas Kux ,  Mirko Reissmann

IPC分类号： G11C29/00

CPC分类号： G11C29/50 ,  G11C16/04 ,  G11C29/50004

摘要： A method, a memory device and a test unit to test such memory device is provided. The memory device comprises a memory cell array including a multitude of memory cells each having a variable characteristic. The method comprises identifying the characteristic of each memory cell and assigning memory cells of the multitude of memory cells to a weak group in dependence on the identified characteristic. Then the stored information of the memory cells assigned to the weak group is restored in order to modify the characteristics of these memory cells.

摘要翻译： 提供了一种测试这种存储器件的方法，存储器件和测试单元。 存储器件包括存储单元阵列，其包括多个具有可变特性的存储单元。 该方法包括根据所识别的特征来识别每个存储器单元的特性并将多个存储器单元的存储单元分配给弱组。 然后恢复分配给弱组的存储单元的存储信息，以便修改这些存储单元的特性。

公开(公告)号：US07864593B2

公开(公告)日：2011-01-04

申请号：US11786765

申请日：2007-04-12

申请人： Andreas Taeuber ,  Detlev Richter ,  Luca De Ambroggi ,  Konrad Seidel ,  Robert Petter ,  Marco Ziegelmayer

发明人： Andreas Taeuber ,  Detlev Richter ,  Luca De Ambroggi ,  Konrad Seidel ,  Robert Petter ,  Marco Ziegelmayer

IPC分类号： G11C16/04

CPC分类号： G11C16/08 ,  G11C11/5614 ,  G11C11/5664 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0011 ,  G11C13/0014 ,  G11C13/0023 ,  G11C13/0028 ,  G11C2213/71

摘要： A method for classifying memory cells in an integrated circuit is provided, wherein the integrated circuit has a memory cell field including a plurality of memory cells. The method includes determining, for each subset of the memory cells of a plurality of subsets of the memory cells, a threshold voltage distribution; determining whether the determined threshold voltage distributions fulfill a threshold voltage criterion; and depending on whether the determined threshold voltage distributions fulfill the threshold voltage criterion, classifying at least some of the non-selected memory cells.

摘要翻译： 提供了一种用于对集成电路中的存储单元进行分类的方法，其中集成电路具有包括多个存储单元的存储单元场。 该方法包括为存储器单元的多个子集的存储单元的每个子集确定阈值电压分布; 确定所确定的阈值电压分布是否满足阈值电压准则; 并且取决于确定的阈值电压分布是否满足阈值电压准则，对至少一些未选择的存储器单元进行分类。

公开(公告)号：US07283395B2

公开(公告)日：2007-10-16

申请号：US11166788

申请日：2005-06-24

申请人： Marco Ziegelmayer

发明人： Marco Ziegelmayer

IPC分类号： G11C16/04 ,  G11C16/06

CPC分类号： G11C16/349 ,  G11C16/10

摘要： A memory device comprises a memory cell array (1) with a multitude of memory cells (111). Each of the memory cells (111) is assigned to one of a multitude of blocks (15). Each memory cell (111) is accessible by an access signal in order to alter stored information. Each of the memory cells (111) is assigned to one of a multitude of blocks (15). The memory device further comprises a measuring unit (100) coupled to the memory cell array (1) and being operable to identify a selected access characteristic of each of the memory cells (11) and an assignment unit (150) which is coupled to the measuring unit (100) and is operable to assign a performance parameter (215) to each block (15). A performance memory unit (2) is adapted to contain the performance parameters (215) assigned to the blocks (15).

摘要翻译： 存储器件包括具有多个存储单元（111）的存储单元阵列（1）。 每个存储单元（111）被分配给多个块（15）中的一个。 每个存储单元（111）可由访问信号访问，以便改变存储的信息。 每个存储单元（111）被分配给多个块（15）中的一个。 存储器件还包括耦合到存储器单元阵列（1）的测量单元（100），并且可操作以识别每个存储器单元（11）的选定访问特性，以及分配单元（150），其耦合到 测量单元（100）并且可操作以将性能参数（215）分配给每个块（15）。 性能存储单元（2）适于包含分配给块（15）的性能参数（215）。