公开(公告)号：US20110291696A1

公开(公告)日：2011-12-01

申请号：US13111756

申请日：2011-05-19

申请人： Sylvain Clerc ,  Fabian Firmin ,  Philippe Roche

发明人： Sylvain Clerc ,  Fabian Firmin ,  Philippe Roche

IPC分类号： H03K19/00

CPC分类号： H03K19/23

摘要： A method for protecting an electronic circuit having at least one output against external radiation includes functionally duplicating the electronic circuit and linking the outputs of the electronic circuit and the duplicated electronic circuit to homologous inputs of at least functionally equivalent combinatorial or sequential elements. The homologous outputs of all the combinatorial or sequential elements are linked together. The electronic circuit can be duplicated multiple times.

摘要翻译： 一种用于保护具有不受外部辐射的至少一个输出的电子电路的方法包括功能上复制电子电路并将电子电路的输出和复制的电子电路链接到至少功能上等效的组合或顺序元件的同源输入。 所有组合或顺序元件的同源输出连接在一起。 电子电路可以重复多次。

公开(公告)号：US20080198678A1

公开(公告)日：2008-08-21

申请号：US12029366

申请日：2008-02-11

申请人： David C. McClure ,  Mark A. Lysinger ,  Mehdi Zamanian ,  Francois Jacquet ,  Philippe Roche

发明人： David C. McClure ,  Mark A. Lysinger ,  Mehdi Zamanian ,  Francois Jacquet ,  Philippe Roche

IPC分类号： G11C5/14

CPC分类号： G11C11/417 ,  G11C5/147 ,  G11C5/148 ,  G11C11/41 ,  G11C11/413 ,  G11C29/02 ,  G11C29/021 ,  G11C29/028

摘要： A memory circuit has a high voltage and low voltage supply nodes. One of a first and second sets of voltages is selectively applied to the supply nodes of the memory circuit in dependence upon memory operational mode. If in active read/write mode, then the first set of voltages is selectively applied. Conversely, if in standby no-read/no-write mode, then the second set of voltages is selectively applied. A low voltage in the second set of voltages is greater than a low voltage in the first set of voltages by a selected one of a plurality of low offset voltages, and a high voltage in the second set of voltages is less than a high voltage in the first set of voltages by a selected one of a plurality of high offset voltages. The offset voltages are provided by diode-based circuits that are selectively active. Selective activation is provided by either selectably blowable fuse elements or selectively activated switching elements.

摘要翻译： 存储电路具有高电压和低电压电源节点。 根据存储器操作模式，第一和第二组电压中的一个选择性地施加到存储器电路的供电节点。 如果处于主动读/写模式，则选择性地施加第一组电压。 相反，如果在备用无读/无写模式下，则选择性地施加第二组电压。 所述第二组电压中的低电压大于所述第一组电压中的低电压，所述第一组电压中的低电压通过多个低失调电压中的所选择的一个，并且所述第二组电压中的高电压小于所述第二组电压中的高电压 所述第一组电压通过多个高偏移电压中的所选择的一个。 偏移电压由选择性有效的基于二极管的电路提供。 选择性激活由可选择地可熔断的熔丝元件或选择性激活的开关元件提供。

公开(公告)号：US20120081978A1

公开(公告)日：2012-04-05

申请号：US13240861

申请日：2011-09-22

申请人： Fady Abouzeid ,  Sylvain Clerc ,  Philippe Roche

发明人： Fady Abouzeid ,  Sylvain Clerc ,  Philippe Roche

IPC分类号： G11C7/00

CPC分类号： G11C7/12 ,  G11C7/065 ,  G11C11/413

摘要： A read boost circuit arranged to boost the voltage difference between a pair of complementary bit lines of a memory device during a read operation, the read boost circuit including: a first transistor adapted to be controlled by the voltage level on a first bit line of the pair of bit lines to couple a second bit line of the pair of bit lines to a first supply voltage; and a second transistor connected directly to ground and adapted to be controlled by the voltage level on the second bit line to couple the first bit line to ground.

摘要翻译： 一种读取升压电路，被布置为在读取操作期间升高存储器件的一对互补位线之间的电压差，读取升压电路包括：第一晶体管，其适于由第一晶体管的第一位线 一对位线将一对位线的第二位线耦合到第一电源电压; 以及第二晶体管，其直接连接到地，并且适于由第二位线上的电压电平控制，以将第一位线耦合到地。

公开(公告)号：US07688669B2

公开(公告)日：2010-03-30

申请号：US12029366

申请日：2008-02-11

申请人： David C. McClure ,  Mark A. Lysinger ,  Mehdi Zamanian ,  François Jacquet ,  Philippe Roche

发明人： David C. McClure ,  Mark A. Lysinger ,  Mehdi Zamanian ,  François Jacquet ,  Philippe Roche

IPC分类号： G11C7/00

CPC分类号： G11C11/417 ,  G11C5/147 ,  G11C5/148 ,  G11C11/41 ,  G11C11/413 ,  G11C29/02 ,  G11C29/021 ,  G11C29/028

摘要： A memory circuit has a high voltage and low voltage supply nodes. One of a first and second sets of voltages is selectively applied to the supply nodes of the memory circuit in dependence upon memory operational mode. If in active read/write mode, then the first set of voltages is selectively applied. Conversely, if in standby no-read/no-write mode, then the second set of voltages is selectively applied. A low voltage in the second set of voltages is greater than a low voltage in the first set of voltages by a selected one of a plurality of low offset voltages, and a high voltage in the second set of voltages is less than a high voltage in the first set of voltages by a selected one of a plurality of high offset voltages. The offset voltages are provided by diode-based circuits that are selectively active. Selective activation is provided by either selectably blowable fuse elements or selectively activated switching elements.

摘要翻译： 存储电路具有高电压和低电压电源节点。 根据存储器操作模式，第一和第二组电压中的一个选择性地施加到存储器电路的供电节点。 如果处于主动读/写模式，则选择性地施加第一组电压。 相反，如果在备用无读/无写模式下，则选择性地施加第二组电压。 所述第二组电压中的低电压大于所述第一组电压中的低电压，所述第一组电压中的低电压通过多个低失调电压中的所选择的一个，并且所述第二组电压中的高电压小于所述第二组电压中的高电压 所述第一组电压通过多个高偏移电压中的所选择的一个。 偏移电压由选择性有效的基于二极管的电路提供。 选择性激活由可选择地可熔断的熔丝元件或选择性激活的开关元件提供。

公开(公告)号：US07535743B2

公开(公告)日：2009-05-19

申请号：US11225876

申请日：2005-09-12

申请人： Philippe Roche ,  François Jacquet

发明人： Philippe Roche ,  François Jacquet

IPC分类号： G11C5/06

CPC分类号： G11C11/4125 ,  G11C5/005

摘要： A memory cell is protected against current or voltage spikes. The cell includes a group of redundant data storage nodes for the storage of information in at least one pair of complementary nodes. The cell further includes circuitry for restoring information to its initial state following a current or voltage spike which modifies the information in one of the nodes of the pair using the information stored in the other node. The data storage nodes of each pair in the cell are implanted on opposite sides of an opposite conductivity type well from one another within a region of a substrate defining the boundaries of the memory cell.

摘要翻译： 存储器单元被保护以防止电流或电压尖峰。 小区包括用于在至少一对互补节点中存储信息的一组冗余数据存储节点。 小区还包括用于在当前或电压尖峰之后将信息恢复到其初始状态的电路，其使用存储在另一节点中的信息来修改对中的一个节点中的信息。 单元中每对的数据存储节点在限定存储单元的边界的衬底的区域内相互注入相对导电类型的相对侧。

公开(公告)号：US07321506B2

公开(公告)日：2008-01-22

申请号：US11379720

申请日：2006-04-21

申请人： Philippe Roche ,  Francois Jacquet ,  Sylvain Clerc

发明人： Philippe Roche ,  Francois Jacquet ,  Sylvain Clerc

IPC分类号： G11C11/41

CPC分类号： H03K3/02335 ,  H03K3/0375

摘要： The multivibrator is protected against current or voltage spikes and includes a first data transfer port that receives, as input, multivibrator input data, and a first/master latch cell connected on the output side of the first transfer port. A second/slave latch cell is included, and a second data transfer port is placed between the first and second latch cells. Each latch cell includes a set of redundant data storage nodes. The transfer ports each circuits/devices for writing data separately into each storage node.

摘要翻译： 多谐振荡器被保护以防止电流或电压尖峰，并且包括第一数据传输端口，其接收作为输入的多谐振荡器输入数据，以及连接在第一传输端口的输出侧的第一/主机锁存单元。 包括第二/从属锁存单元，并且第二数据传送端口被放置在第一和第二锁存单元之间。 每个锁存单元包含一组冗余数据存储节点。 传输端口每个电路/用于将数据单独写入每个存储节点的设备。

公开(公告)号：US07292482B2

公开(公告)日：2007-11-06

申请号：US11225848

申请日：2005-09-12

申请人： Philippe Roche ,  François Jacquet

发明人： Philippe Roche ,  François Jacquet

IPC分类号： G11C7/00 ,  G11C8/00

CPC分类号： H03K3/35625 ,  H03K3/013 ,  H03K3/0375 ,  H03K3/356156

摘要： A multivibrator circuit includes a first data transfer port that receives, as input, multivibrator input data, a first, master, latch cell connected on the output side of the first transfer port, a second, slave, latch cell, and a second data transfer port placed between the first and second latch cells, each latch cell comprising a set of redundant data storage nodes. The transfer ports each include circuitry for writing data separately into each storage node.

摘要翻译： 多谐振荡器电路包括第一数据传输端口，其接收多谐振荡器输入数据作为输入，连接在第一传输端口的输出侧上的第一，主，锁存单元，第二从机，锁存单元和第二数据传输 端口位于第一和第二锁存单元之间，每个锁存单元包括一组冗余数据存储节点。 传送端口各自包括用于将数据分别写入每个存储节点的电路。

公开(公告)号：US07236031B2

公开(公告)日：2007-06-26

申请号：US11159818

申请日：2005-06-23

申请人： Sylvain Clerc ,  Philippe Roche ,  Francois Jacquet

发明人： Sylvain Clerc ,  Philippe Roche ,  Francois Jacquet

IPC分类号： H03K3/356

CPC分类号： H03K3/0375

摘要： A bistable circuit includes a first inverter and a capacitive inversion circuit having one input coupled to an output of the first inverter. The capacitive inversion circuit includes a second inverter and a capacitive circuit parallel-coupled to the input and an output of the capacitive inversion circuit. The bistable circuit also includes a switch to isolate the output of the capacitive inversion circuit from an input of the first inverter when the switch receives an active validation signal or, if not, to couple the output of the capacitive inversion circuit to the input of the first inverter.

摘要翻译： 双稳态电路包括具有耦合到第一反相器的输出的一个输入的第一反相器和电容反相电路。 电容反相电路包括并联到输入端的电容反相电路和电容性反相电路的输出的第二反相器和电容电路。 双稳态电路还包括开关，当开关接收到有效验证信号时或者如果不是将电容性反转电路的输出耦合到第一反相器的输入端，则将电容反转电路的输出与第一反相器的输入隔离 第一台逆变器

公开(公告)号：US20060255870A1

公开(公告)日：2006-11-16

申请号：US11379720

申请日：2006-04-21

申请人： Philippe Roche ,  Francois Jacquet ,  Sylvain Clerc

发明人： Philippe Roche ,  Francois Jacquet ,  Sylvain Clerc

IPC分类号： H03K3/06

CPC分类号： H03K3/02335 ,  H03K3/0375

摘要： The multivibrator is protected against current or voltage spikes and includes a first data transfer port that receives, as input, multivibrator input data, and a first/master latch cell connected on the output side of the first transfer port. A second/slave latch cell is included, and a second data transfer port is placed between the first and second latch cells. Each latch cell includes a set of redundant data storage nodes. The transfer ports each circuits/devices for writing data separately into each storage node.

摘要翻译： 多谐振荡器被保护以防止电流或电压尖峰，并且包括第一数据传输端口，其接收作为输入的多谐振荡器输入数据，以及连接在第一传输端口的输出侧的第一/主机锁存单元。 包括第二/从属锁存单元，并且第二数据传送端口被放置在第一和第二锁存单元之间。 每个锁存单元包括一组冗余数据存储节点。 传输端口每个电路/用于将数据单独写入每个存储节点的设备。

公开(公告)号：US20060056231A1

公开(公告)日：2006-03-16

申请号：US11225848

申请日：2005-09-12

申请人： Philippe Roche ,  Francois Jacquet

发明人： Philippe Roche ,  Francois Jacquet

IPC分类号： G11C11/00

CPC分类号： H03K3/35625 ,  H03K3/013 ,  H03K3/0375 ,  H03K3/356156

摘要： A multivibrator circuit includes a first data transfer port that receives, as input, multivibrator input data, a first, master, latch cell connected on the output side of the first transfer port, a second, slave, latch cell, and a second data transfer port placed between the first and second latch cells, each latch cell comprising a set of redundant data storage nodes. The transfer ports each include circuitry for writing data separately into each storage node.

摘要翻译： 多谐振荡器电路包括第一数据传输端口，其接收多谐振荡器输入数据作为输入，连接在第一传送端口的输出侧上的第一，主，锁存单元，第二从机，锁存单元和第二数据传输 端口位于第一和第二锁存单元之间，每个锁存单元包括一组冗余数据存储节点。 传送端口各自包括用于将数据分别写入每个存储节点的电路。