利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.019 秒)

    Hardware implementation of uplink receiver with matched throughput
    1.
    发明授权
    Hardware implementation of uplink receiver with matched throughput 有权
    具有匹配吞吐量的上行接收器的硬件实现

    公开(公告)号：US08792433B2

    公开(公告)日：2014-07-29

    申请号：US13104882

    申请日：2011-05-10

    申请人： Robert Jason Fuchs ,  Devyani N. Pisolkar ,  Hao Xu ,  Xiaoxia Zhang

    发明人： Robert Jason Fuchs ,  Devyani N. Pisolkar ,  Hao Xu ,  Xiaoxia Zhang

    IPC分类号： H04W4/00 ,  H04L25/03 ,  H04L25/02 ,  H04L27/26

    CPC分类号： H04L27/2647 ,  H04L25/0204 ,  H04L25/0232 ,  H04L25/03171

    摘要： Certain aspects of the present disclosure provide an apparatus and techniques for efficiently processing uplink communications. A telecommunications receiver processor architecture is provided that may be utilized with a LTE eNodeB base station wherein the data path throughput is optimally matched for a Physical Uplink Shared Channel (PUSCH) receiver. According to certain aspects, the receiver may be configured to perform operations on OFDMs symbols in an interleaved order. Additionally, the receiver may instantiate multiple IDFT engines to process multiple OFDM symbols in parallel.

    摘要翻译： 本公开的某些方面提供了一种用于有效地处理上行链路通信的装置和技术。 提供了可以与LTE eNodeB基站一起利用的电信接收机处理器架构，其中对于物理上行链路共享信道（PUSCH）接收机，数据路径吞吐量被最优地匹配。 根据某些方面，接收机可以被配置为以交织顺序对OFDM符号执行操作。 另外，接收机可以实例化多个IDFT引擎来并行处理多个OFDM符号。

    HARDWARE IMPLEMENTATION OF UPLINK RECEIVER WITH MATCHED THROUGHPUT
    5.
    发明申请
    HARDWARE IMPLEMENTATION OF UPLINK RECEIVER WITH MATCHED THROUGHPUT 有权
    上网接收机的硬件实现与匹配的吞吐量

    公开(公告)号：US20110280200A1

    公开(公告)日：2011-11-17

    申请号：US13104882

    申请日：2011-05-10

    申请人： Robert Jason Fuchs ,  Devyani N. Pisolkar ,  Hao Xu ,  Xiaoxia Zhang

    发明人： Robert Jason Fuchs ,  Devyani N. Pisolkar ,  Hao Xu ,  Xiaoxia Zhang

    IPC分类号： H04W72/04

    CPC分类号： H04L27/2647 ,  H04L25/0204 ,  H04L25/0232 ,  H04L25/03171

    摘要： Certain aspects of the present disclosure provide an apparatus and techniques for efficiently processing uplink communications. A telecommunications receiver processor architecture is provided that may be utilized with a LTE eNodeB base station wherein the data path throughput is optimally matched for a Physical Uplink Shared Channel (PUSCH) receiver. According to certain aspects, the receiver may be configured to perform operations on OFDMs symbols in an interleaved order. Additionally, the receiver may instantiate multiple IDFT engines to process multiple OFDM symbols in parallel.

    摘要翻译： 本公开的某些方面提供了一种用于有效地处理上行链路通信的装置和技术。 提供了可以与LTE eNodeB基站一起利用的电信接收机处理器架构，其中对于物理上行链路共享信道（PUSCH）接收机，数据路径吞吐量被最优地匹配。 根据某些方面，接收机可以被配置为以交织顺序对OFDM符号执行操作。 另外，接收机可以实例化多个IDFT引擎来并行处理多个OFDM符号。

    SOFTWARE MANAGEMENT WITH HARDWARE TRAVERSAL OF FRAGMENTED LLR MEMORY
    6.
    发明申请
    SOFTWARE MANAGEMENT WITH HARDWARE TRAVERSAL OF FRAGMENTED LLR MEMORY 审中-公开
    软件管理与硬件LLR记忆的硬件对照

    公开(公告)号：US20110276747A1

    公开(公告)日：2011-11-10

    申请号：US13101947

    申请日：2011-05-05

    申请人： Robert Jason Fuchs ,  Michael A. Kongelf ,  Christian O. Thelen ,  Rajat R. Dhawan ,  Hao Xu

    发明人： Robert Jason Fuchs ,  Michael A. Kongelf ,  Christian O. Thelen ,  Rajat R. Dhawan ,  Hao Xu

    IPC分类号： G06F12/00 ,  G06F12/02

    CPC分类号： H04L1/0045 ,  H04L1/1874

    摘要： Certain aspects of the present disclosure relate to a method and apparatus for processing wireless communications. According to certain aspects, a linked list of chunks of memory used to store logarithmic likelihood ratio (LLR) values for a transport block is generated. Each chunk holds LLR values for a code block of the transport block. The linked list is then provided to a hardware circuit for traversal. According to certain aspects, the hardware circuit may be an application specific integrated circuit (ASIC) processor or field programmable gate array (FPGA) configured to traverse the linked list of chunks of memory used to store LLR values.

    摘要翻译： 本公开的某些方面涉及用于处理无线通信的方法和装置。 根据某些方面，生成用于存储传输块的对数似然比（LLR）值的存储器块的链表。 每个块保存传输块的代码块的LLR值。 然后将链表提供给用于遍历的硬件电路。 根据某些方面，硬件电路可以是被配置为遍历用于存储LLR值的存储器块的链表的专用集成电路（ASIC）处理器或现场可编程门阵列（FPGA）。