公开(公告)号：US07751319B2

公开(公告)日：2010-07-06

申请号：US11528760

申请日：2006-09-28

申请人： Matthias Heink ,  Raimar Thudt ,  Charles Bry ,  Taro Kamiko ,  Franz-Josef Schafer

发明人： Matthias Heink ,  Raimar Thudt ,  Charles Bry ,  Taro Kamiko ,  Franz-Josef Schafer

IPC分类号： H04L12/26

CPC分类号： H04L45/742 ,  H04L69/22

摘要： In a method for classifying data packet units, each comprising a group of data packet parameters which comprises a plurality of data packet parameters, a subgroup of data packet parameters for configuring a classification key is selected, the data packet units are divided into data packet classes on the basis of the classification key and a selected classification algorithm, and the data packet units are allocated to further data packet parameters which correspond to the respective data packet class.

摘要翻译： 在分类数据分组单元的方法中，每个数据分组包括包括多个数据分组参数的一组数据分组参数，选择用于配置分类密钥的数据分组参数子组，数据分组单元被划分为数据分组类 基于分类密钥和所选择的分类算法，并且将数据分组单元分配给与各个数据分组类别相对应的另外的数据分组参数。

公开(公告)号：US20070070900A1

公开(公告)日：2007-03-29

申请号：US11528760

申请日：2006-09-28

申请人： Matthias Heink ,  Raimar Thudt ,  Charles Bry ,  Taro Kamiko ,  Franz-Josef Schafer

发明人： Matthias Heink ,  Raimar Thudt ,  Charles Bry ,  Taro Kamiko ,  Franz-Josef Schafer

IPC分类号： H04L12/26

CPC分类号： H04L45/742 ,  H04L69/22

摘要： In a method for classifying data packet units, each comprising a group of data packet parameters which comprises a plurality of data packet parameters, a subgroup of data packet parameters for configuring a classification key is selected, the data packet units are divided into data packet classes on the basis of the classification key and a selected classification algorithm, and the data packet units are allocated to further data packet parameters which correspond to the respective data packet class.

摘要翻译： 在分类数据分组单元的方法中，每个数据分组包括包括多个数据分组参数的一组数据分组参数，选择用于配置分类密钥的数据分组参数子组，数据分组单元被划分为数据分组类 基于分类密钥和所选择的分类算法，并且将数据分组单元分配给与各个数据分组类别相对应的另外的数据分组参数。

公开(公告)号：US09146865B2

公开(公告)日：2015-09-29

申请号：US11814914

申请日：2005-01-26

申请人： Taro Kamiko ,  Yao Chye Lee ,  Ganesha Nayak ,  Jin Sze Sow

发明人： Taro Kamiko ,  Yao Chye Lee ,  Ganesha Nayak ,  Jin Sze Sow

IPC分类号： G06F12/00 ,  G06F12/06 ,  G06F12/08

CPC分类号： G06F3/061 ,  G06F3/0638 ,  G06F3/0647 ,  G06F3/0653 ,  G06F3/0683 ,  G06F12/0623 ,  G06F12/08 ,  G06F2212/251 ,  G06F2212/253

摘要： There is provided a method for updating an internal memory on a semiconductor device from an external memory. The external memory is arranged in a plurality of data portions. The method comprises the steps of writing a first data portion from the external memory to the internal memory, processing the first data portion and, while the first data portion is being processed, once a selected data item is processed, starting to write a second data portion from the external memory to the internal memory. The method may be applied to the processing of software by an embedded processor on a semiconductor device. There is also provided a semiconductor device and a hardware module for the semiconductor device.

摘要翻译： 提供了一种用于从外部存储器更新半导体器件上的内部存储器的方法。 外部存储器被布置在多个数据部分中。 该方法包括以下步骤：将第一数据部分从外部存储器写入内部存储器，处理第一数据部分，并且在处理第一数据部分一次处理所选择的数据项之后，开始写入第二数据 从外部存储器到内部存储器的部分。 该方法可以应用于半导体器件上的嵌入式处理器对软件的处理。 还提供了用于半导体器件的半导体器件和硬件模块。

公开(公告)号：US20090043972A1

公开(公告)日：2009-02-12

申请号：US11814914

申请日：2005-01-26

申请人： Taro Kamiko ,  Yao Chye Lee ,  Genesha Nayak ,  Jin Sze Sow

发明人： Taro Kamiko ,  Yao Chye Lee ,  Genesha Nayak ,  Jin Sze Sow

IPC分类号： G06F12/00

CPC分类号： G06F3/061 ,  G06F3/0638 ,  G06F3/0647 ,  G06F3/0653 ,  G06F3/0683 ,  G06F12/0623 ,  G06F12/08 ,  G06F2212/251 ,  G06F2212/253

摘要： There is provided a method for updating an internal memory on a semiconductor device from an external memory. The external memory is arranged in a plurality of data portions. The method comprises the steps of writing a first data portion from the external memory to the internal memory, processing the first data portion and, while the first data portion is being processed, once a selected data item is processed, starting to write a second data portion from the external memory to the internal memory. The method may be applied to the processing of software by an embedded processor on a semiconductor device. There is also provided a semiconductor device and a hardware module for the semiconductor device.

摘要翻译： 提供了一种用于从外部存储器更新半导体器件上的内部存储器的方法。 外部存储器被布置在多个数据部分中。 该方法包括以下步骤：将第一数据部分从外部存储器写入内部存储器，处理第一数据部分，并且在处理第一数据部分一次处理所选择的数据项之后，开始写入第二数据 从外部存储器到内部存储器的部分。 该方法可以应用于半导体器件上的嵌入式处理器对软件的处理。 还提供了用于半导体器件的半导体器件和硬件模块。

公开(公告)号：US20050235111A1

公开(公告)日：2005-10-20

申请号：US10523517

申请日：2002-08-05

申请人： Taro Kamiko ,  Pramod Pandey

发明人： Taro Kamiko ,  Pramod Pandey

IPC分类号： G06F12/00 ,  G06F12/06 ,  G06F12/08

CPC分类号： G06F12/0638 ,  G06F12/0802

摘要： A CPU 3 having a processor 1 and an internal data cache 7 IS operated in combination with a dummy interface 13 which simulates the existence of an external memory 17 having the same address space as the cache memory 7 but which does not store data written to it. In this way, a conventional CPU can be operated without read/write access to an external memory in respect of at least part of its memory address space, and therefore with a higher performance resulting from faster memory access and reduced external memory requirements. The CPU 3 may be one of a set of CPU chips 20, 21 in a data processing system, one or more of those chips 20 optionally having read/write access to an external memory 23.

摘要翻译： 具有处理器1和内部数据高速缓冲存储器7的CPU 3与虚拟接口13组合操作，该虚拟接口模拟存在与高速缓冲存储器7相同的地址空间的外部存储器17，但不存储写入其中的数据 。 以这种方式，传统的CPU可以相对于其存储器地址空间的至少一部分而无需对外部存储器的读/写访问，因此具有由于更快的存储器访问和减少的外部存储器要求而导致的更高的性能。 CPU 3可以是数据处理系统中的一组CPU芯片20,21中的一个，这些芯片20中的一个或多个可选地具有对外部存储器23的读/写访问。

公开(公告)号：US07676631B2

公开(公告)日：2010-03-09

申请号：US10523517

申请日：2002-08-05

申请人： Taro Kamiko ,  Pramod Pandey

发明人： Taro Kamiko ,  Pramod Pandey

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0638 ,  G06F12/0802

摘要： A CPU 3 having a processor 1 and an internal data cache 7 IS operated in combination with a dummy interface 13 which simulates the existence of an external memory 17 having the same address space as the cache memory 7 but which does not store data written to it. In this way, a conventional CPU can be operated without read/write access to an external memory in respect of at least part of its memory address space, and therefore with a higher performance resulting from faster memory access and reduced external memory requirements. The CPU 3 may be one of a set of CPU chips 20, 21 in a data processing system, one or more of those chips 20 optionally having read/write access to an external memory 23.

摘要翻译： 具有处理器1和内部数据高速缓冲存储器7的CPU 3与虚拟接口13组合操作，该虚拟接口模拟存在与高速缓冲存储器7相同的地址空间的外部存储器17，但不存储写入其中的数据 。 以这种方式，传统的CPU可以相对于其存储器地址空间的至少一部分而无需对外部存储器的读/写访问，因此具有由于更快的存储器访问和减少的外部存储器要求而导致的更高的性能。 CPU 3可以是数据处理系统中的一组CPU芯片20,21中的一个，这些芯片20中的一个或多个可选地具有对外部存储器23的读/写访问。