公开(公告)号：US07162583B2

公开(公告)日：2007-01-09

申请号：US10747470

申请日：2003-12-29

Applicant: Ali-Reza Adl-Tabatabai ,  Anwar M. Ghuloum ,  Guei-Yuan Lueh ,  Victor Ying

Inventor： Ali-Reza Adl-Tabatabai ,  Anwar M. Ghuloum ,  Guei-Yuan Lueh ,  Victor Ying

IPC: G06F12/00

CPC classification number: G06F12/0802 ,  G06F12/0862 ,  G06F2212/401 ,  H03M7/30

Abstract: According to one embodiment a computer system is disclosed. The computer system includes a central processing unit (CPU), a cache memory coupled to the CPU and a cache controller, coupled to the cache memory. The cache memory includes a plurality of compressible cache lines to store additional data. The cache controller reorders a cache line after each access to the cache line prior to the compression of the cache line into a compressed cache line.

Abstract translation: 根据一个实施例，公开了一种计算机系统。 计算机系统包括中央处理单元（CPU），耦合到CPU的高速缓冲存储器和耦合到高速缓冲存储器的高速缓存控制器。 高速缓冲存储器包括多个可压缩的高速缓存线以存储附加数据。 在将高速缓存行压缩到压缩高速缓存行之前，高速缓存控制器在对高速缓存行进行每次访问之后重新排序高速缓存行。

公开(公告)号：US20160286140A1

公开(公告)日：2016-09-29

申请号：US14379036

申请日：2013-12-17

Applicant: Zhiwei Victor YING ,  Changliang Charlie WANG ,  INTEL CORPORATION

Inventor： ZHIWEI VICTOR YING ,  CHANGLIANG CHARLIE WANG

IPC: H04N5/278 ,  H04N21/488 ,  H04N21/431

CPC classification number: H04N5/278 ,  H04N21/4316 ,  H04N21/4884

Abstract: Various embodiments are generally directed an apparatus and method for determining a size of a subtitle area in a subtitle image comprising subtitle information, creating a new subtitle image comprising the subtitle information, the new subtitle image having a same size as the size of the subtitle area and is smaller than the subtitle image and combining the new subtitle image with a video image for presenting the subtitle information.

Abstract translation: 各种实施例通常涉及用于确定包括字幕信息的字幕图像中的字幕区域的大小的装置和方法，创建包括字幕信息的新的字幕图像，新的字幕图像具有与字幕区域的大小相同的大小 并且小于副标题图像，并且将新的字幕图像与用于呈现字幕信息的视频图像组合。

公开(公告)号：US20050144386A1

公开(公告)日：2005-06-30

申请号：US10747470

申请日：2003-12-29

Applicant: Ali-Reza Adl-Tabatabai ,  Anwar Ghuloum ,  Guei-Yuan Lueh ,  Victor Ying

Inventor： Ali-Reza Adl-Tabatabai ,  Anwar Ghuloum ,  Guei-Yuan Lueh ,  Victor Ying

IPC: G06F12/08 ,  H03M7/30 ,  G06F12/00

CPC classification number: G06F12/0802 ,  G06F12/0862 ,  G06F2212/401 ,  H03M7/30

Abstract: According to one embodiment a computer system is disclosed. The computer system includes a central processing unit (CPU), a cache memory coupled to the CPU and a cache controller, coupled to the cache memory. The cache memory includes a plurality of compressible cache lines to store additional data. The cache controller reorders a cache line after each access to the cache line prior to the compression of the cache line into a compressed cache line.

Abstract translation: 根据一个实施例，公开了一种计算机系统。 计算机系统包括中央处理单元（CPU），耦合到CPU的高速缓冲存储器和耦合到高速缓冲存储器的高速缓存控制器。 高速缓冲存储器包括多个可压缩的高速缓存线以存储附加数据。 在将高速缓存行压缩到压缩高速缓存行之前，高速缓存控制器在对高速缓存行进行每次访问之后重新排序高速缓存行。