公开(公告)号：US20140359311A1

公开(公告)日：2014-12-04

申请号：US13906652

申请日：2013-05-31

申请人： Sanjeev S. Jahagirdar ,  Satish K. Damaraju ,  Yun-Han Chen ,  Ryan D. Wells ,  Inder M. Sodhi ,  Vishram Sarurkar ,  Ken Drottar ,  Ashish V. Choubal ,  Rabiul Islam

发明人： Sanjeev S. Jahagirdar ,  Satish K. Damaraju ,  Yun-Han Chen ,  Ryan D. Wells ,  Inder M. Sodhi ,  Vishram Sarurkar ,  Ken Drottar ,  Ashish V. Choubal ,  Rabiul Islam

IPC分类号： G06F1/26

CPC分类号： G06F1/26 ,  G06F1/3243 ,  G06F1/3296 ,  G06F9/5094 ,  Y02D10/152 ,  Y02D10/172 ,  Y02D10/22

摘要： In one embodiment, a processor includes a plurality of domains each to operate at an independently controllable voltage and frequency, a plurality of linear regulators each to receive a first voltage from an off-chip source and controllable to provide a regulated voltage to at least one of the plurality of domains, and a plurality of selectors each coupled to one of the domains, where each selector is configured to provide a regulated voltage from one of the linear regulators or a bypass voltage to a corresponding domain. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，处理器包括多个域，每个域以独立可控的电压和频率工作，多个线性稳压器各自接收来自芯片外源的第一电压并可控制以将调节电压提供给至少一个 以及多个选择器，每个选择器都耦合到所述域中的一个，其中每个选择器被配置为从所述线性调节器之一提供调节电压或将旁路电压提供给相应的域。 描述和要求保护其他实施例。

公开(公告)号：US20050071395A1

公开(公告)日：2005-03-31

申请号：US10334248

申请日：2002-12-31

申请人： Ajith Prasad ,  Vishram Sarurkar ,  Simon Sabato

发明人： Ajith Prasad ,  Vishram Sarurkar ,  Simon Sabato

IPC分类号： G06F7/00 ,  G06F12/00 ,  G06F12/12 ,  G06F17/00 ,  G06F17/30

CPC分类号： G06F12/122

摘要： A method, apparatus, and system for staggering time zones.

摘要翻译： 一种用于交错时区的方法，装置和系统。

公开(公告)号：US07668948B2

公开(公告)日：2010-02-23

申请号：US10334248

申请日：2002-12-31

申请人： Ajith Prasad ,  Vishram Sarurkar ,  Simon Sabato

发明人： Ajith Prasad ,  Vishram Sarurkar ,  Simon Sabato

IPC分类号： G06F15/16 ,  G06F12/00 ,  G06F15/173

CPC分类号： G06F12/122

摘要： A method, apparatus, and system for staggering time zones.

摘要翻译： 一种用于交错时区的方法，装置和系统。

公开(公告)号：US20050289253A1

公开(公告)日：2005-12-29

申请号：US10877587

申请日：2004-06-24

申请人： Samantha Edirisooriya ,  Joseph Murray ,  Gregory Tse ,  Vishram Sarurkar ,  Manish Goel

发明人： Samantha Edirisooriya ,  Joseph Murray ,  Gregory Tse ,  Vishram Sarurkar ,  Manish Goel

IPC分类号： G06F13/28

CPC分类号： G06F13/28

摘要： A method and apparatus for a multi-function direct memory access core are described. In one embodiment, the method includes the reading of a direct memory access (DMA) descriptor having associated DMA data to identify at least one micro-command. Once the micro-command is identified, the DMA data is processed according to the micro-command during DMA transfer of the data. In one embodiment, a DMA engine performs an operation on the DMA data in transit within the DMA controller according to the identified micro-command. Hence, by defining a primitive set of micro-commands, the DMA engine within, for example, an input/output (I/O) controller hub (ICH), can be used to perform a large number of complex operations on data when data is passing through the ICH without introducing latency into the DMA transfer. Other embodiments are described and claimed.

摘要翻译： 描述了用于多功能直接存储器存取核心的方法和装置。 在一个实施例中，该方法包括读取具有相关DMA数据的直接存储器访问（DMA）描述符，以识别至少一个微指令。 一旦识别了微型命令，在DMA传输数据期间，根据微指令对DMA数据进行处理。 在一个实施例中，DMA引擎根据所识别的微指令对DMA控制器内的DMA数据执行操作。 因此，通过定义基本的微指令集，例如在输入/输出（I / O）控制器集线器（ICH）内的DMA引擎可用于对数据执行大量的复杂操作 正在通过ICH，而不会在DMA传输中引入延迟。 描述和要求保护其他实施例。

公开(公告)号：US20050010683A1

公开(公告)日：2005-01-13

申请号：US10610104

申请日：2003-06-30

申请人： Prabhanjan Moleyar ,  Vishram Sarurkar ,  Himanshu Goel ,  Ajith Prasad ,  Muralidharan Chilukoor

发明人： Prabhanjan Moleyar ,  Vishram Sarurkar ,  Himanshu Goel ,  Ajith Prasad ,  Muralidharan Chilukoor

IPC分类号： G06F15/173 ,  H04L12/56

CPC分类号： H04L49/3009

摘要： A method, apparatus, and system for maintaining an uncorrupted table.

摘要翻译： 一种用于维护未破坏的表的方法，装置和系统。