公开(公告)号：US06955988B2

公开(公告)日：2005-10-18

申请号：US10727449

申请日：2003-12-04

申请人： William Andrew Nevin ,  Paul Damien McCann

发明人： William Andrew Nevin ,  Paul Damien McCann

IPC分类号： H01L21/30 ,  H01L21/306 ,  H01L21/311 ,  H01L21/762

CPC分类号： H01L21/76264 ,  H01L21/30604

摘要： A semiconductor substrate (1) comprising an SOI (2) formed therein. The semiconductor substrate (1) comprises first and second wafers (4,6) which are directly bonded together along a bond interface (9). Prior to bonding the wafers (4,6), a portion (15) of the second wafer (6) is ion implanted to form a p+ region for facilitating selective etching thereof to form a buried cavity (16), in which a buried insulating layer is subsequently formed under a portion (10) of the first wafer (4) for forming the SOI (2). After bonding of the first and second wafers (4,6) a communicating opening (20) is etched through the first wafer (4) to the bond interface (9), and the selectively etchable portion (15) is etched through the communicating opening (20) to form the buried cavity (16). The buried cavity (16) is then filled with deposited oxide to form the buried insulating layer (11). An isolation trench (12) is formed through the first wafer (4) to the buried insulating layer (11) around the portion (10) for isolating the SOI (2) from the remainder of the first wafer (4).

摘要翻译： 一种在其中形成SOI（2）的半导体衬底（1）。 半导体衬底（1）包括沿接合界面（9）直接接合在一起的第一和第二晶片（4,6）。 在接合晶片（4,6）之前，将第二晶片（6）的一部分（15）离子注入以形成p +区域，以便于其选择性蚀刻以形成掩埋空腔（16），其中埋入绝缘 随后在第一晶片（4）的部分（10）下方形成用于形成SOI（2）的层。 在第一和第二晶片（4,6）的接合之后，通过第一晶片（4）将连通孔（20）蚀刻到结合界面（9），并且通过连通孔蚀刻可选择性蚀刻部分（15） （20）以形成所述埋入腔（16）。 然后用沉积的氧化物填充掩埋腔（16）以形成掩埋绝缘层（11）。 隔离沟槽（12）穿过第一晶片（4）到围绕部分（10）的掩埋绝缘层（11），用于将SOI（2）与第一晶片（4）的其余部分隔离。

公开(公告)号：US07122416B2

公开(公告)日：2006-10-17

申请号：US10699503

申请日：2003-10-31

申请人： William Andrew Nevin ,  Colin Stephen Gormley

发明人： William Andrew Nevin ,  Colin Stephen Gormley

IPC分类号： H01L21/8238 ,  H01L29/00

CPC分类号： H01L21/76283 ,  H01L21/76232 ,  H01L21/76286

摘要： A method for forming an isolation filled trench (25) in a silicon layer (21) of an SOI structure (20). The trench (25) is relieved adjacent its open mouth (30) in order to displace the commencement of bridging of the trench (25) with the filling material, to a level (36) well below a first surface (27) of the silicon layer (21) for in turn displacing voids (35) from the open mouth (30) into the trench (25) below the level (36). The trench may be relieved by forming tapered portions (40) in the side wells (29) adjacent the open mouth (30), and/or by relieving one or more lining layers (32) in the trench (25) adjacent the open mouth (30) to form tapered portion (52) and (53). Instead of relieving the trench (25) by tapering the side walls (29) relieving recesses may be formed into the first surface (27) of the silicon layer (21) adjacent the open mouth (30). By relieving the trench (25) or one or more of the lining layers (32) adjacent the open mouth (30) the commencement of bridging of the trench with the filling material is displaced downwardly to a level (36), which displaces voids formed in the trench below the level (36). By sufficiently relieving the trench (25) and/or lining layers (32) adjacent the open mouth to a sufficient depth the formation of voids in the trench may be completely avoided.

摘要翻译： 一种用于在SOI结构（20）的硅层（21）中形成隔离填充沟槽（25）的方法。 沟槽（25）在其开口（30）附近被释放，以便将沟槽（25）与填充材料的桥接开始移动到远低于硅的第一表面（27）的水平面（36） 层（21）又将空隙（35）从开口（30）移动到水平面（36）下方的沟槽（25）内。 通过在邻近开口（30）的侧孔（29）中形成锥形部分（40），和/或通过在邻近开口处的沟槽（25）中释放一个或多个衬层（32）来缓解沟槽 （30）以形成锥形部分（52）和（53）。 代替通过使侧壁（29）锥形来减小沟槽（25），可以将释放凹部的凹槽形成到邻近开口（30）的硅层（21）的第一表面（27）中。 通过减小邻近开口（30）的沟槽（25）或一个或多个衬里层（32），沟槽与填充材料的桥接的开始向下移位到水平面（36），其移动形成的空隙 在沟槽下方（36）。 通过将靠近开口的沟槽（25）和/或衬里层（32）充分地释放到足够的深度，可以完全避免在沟槽中形成空隙。

公开(公告)号：US06841848B2

公开(公告)日：2005-01-11

申请号：US10456177

申请日：2003-06-06

申请人： Cormac John MacNamara ,  William Andrew Nevin ,  Graeme Peters

发明人： Cormac John MacNamara ,  William Andrew Nevin ,  Graeme Peters

IPC分类号： B81C1/00 ,  H01L21/762 ,  H01L29/06

CPC分类号： H01L21/76251 ,  B81C1/00357 ,  B81C2201/019

摘要： A composite SOI semiconductor wafer (1) comprises a device layer (2) and a handle layer (3) with a buried oxide layer (4) located between the device and handle layers (2,3). The device and handle layers (2,3) are formed from device and handle wafers (9,10), respectively. A peripheral ridge (14) extending around a first major surface (12) of the device wafer (9) adjacent the peripheral edge (16) thereof is removed by etching a peripheral recess (25) to a depth (d) into the device wafer (9) prior to bonding the device and handle wafers (9,10), in order to avoid an unbonded peripheral pardon extending around the composite wafer (1). The depth to which the peripheral recess (25) is etched is greater then the final finished thickness t of the device layer (2). An oxide layer (22) is grown on the device water (9) and a photoresist layer (23) on the oxide layer (22) is patterned to define the peripheral recess (25). The oxide layer (22) is etched leaving only a portion of the oxide layer (22) beneath the photoresist layer (23), which subsequently forms the oxide layer (4). The peripheral recess (25) is then etched, and the photoresist layer (23) is removed. The oxide layer (22) is fusion bonded to a first major surface (18) of the handle wafer (10) by a high temperature bond anneal. Thereafter the device layer (2) is machined to its final finished thickness t.

摘要翻译： 复合SOI半导体晶片（1）包括器件层（2）和手柄层（3），其中掩埋氧化物层（4）位于器件和手柄层（2,3）之间。 装置和手柄层（2,3）分别由装置和手柄晶片（9,10）形成。 通过将周边凹部（25）蚀刻到深度（d）进入器件晶片，去除围绕邻近其周边边缘（16）的器件晶片（9）的第一主表面（12）延伸的外围脊（14） （9），以便在结合所述装置并处理晶片（9,10）之前，以避免围绕所述复合晶片（1）延伸的未结合的周边部分。 周边凹部（25）蚀刻的深度d大于器件层（2）的最终成品厚度t。 在器件晶片（9）上生长氧化物层（22），并且对氧化物层（22）上的光致抗蚀剂层（23）进行图案化以限定周边凹部（25）。 蚀刻氧化物层（22），仅留下光致抗蚀剂层（23）下面的氧化物层（22）的一部分，随后形成氧化物层（4）。 然后蚀刻周边凹部（25），去除光致抗蚀剂层（23）。 氧化物层（22）通过高温键合退火熔合到手柄晶片（10）的第一主表面（18）上。 此后，将器件层（2）加工成其最终成品厚度t。

公开(公告)号：US20090309190A1

公开(公告)日：2009-12-17

申请号：US12299964

申请日：2007-05-11

申请人： William Andrew Nevin ,  Alexander Holke

发明人： William Andrew Nevin ,  Alexander Holke

IPC分类号： H01L29/36 ,  H01L21/762

CPC分类号： H01L21/26506 ,  H01L21/3226 ,  H01L21/76256

摘要： A semiconductor product comprises an insulator layer and a SOI (Silicon On Insulator) layer on the insulator layer, wherein the SOI layer contains implanted Germanium (Ge) at or near the interface with the insulator layer so as to form gettering sites. The semiconductor product can be manufactured by ion implanting Germanium (Ge) into silicon material and bonding the silicon material onto a handle so as to form a SOI substrate.

摘要翻译： 半导体产品包括绝缘体层和绝缘体层上的SOI（绝缘体上硅）层，其中SOI层在与绝缘体层的界面处或附近包含植入的锗（Ge），以形成吸杂位点。 可以通过将锗（Ge）离子注入硅材料中并将硅材料粘合到手柄上以形成SOI衬底来制造半导体产品。

公开(公告)号：US07153757B2

公开(公告)日：2006-12-26

申请号：US10651180

申请日：2003-08-29

申请人： Paul Damien McCann ,  William Andrew Nevin

发明人： Paul Damien McCann ,  William Andrew Nevin

IPC分类号： H01L21/30

CPC分类号： H01L21/76251 ,  H01L21/187

摘要： A semiconductor substrate (1) comprises first and second silicon wafers (2,3) directly bonded together with interfacial oxide and interfacial stresses minimised along a bond interface (5), which is defined by bond faces (7) of the first and second wafers (2,3). Interfacial oxide is minimised by selecting the first and second wafers (2,3) to be of relatively low oxygen content, well below the limit of solid solubility of oxygen in the wafers. In order to minimise interfacial stresses, the first and second wafers are selected to have respective different crystal plane orientations. The bond faces (7) of the first and second wafers (2,3) are polished and cleaned, and are subsequently dried in a nitrogen atmosphere. Immediately upon being dried, the bond faces (7) of the first and second wafers (2,3) are abutted together and the wafers (2,3) are subjected to a preliminary anneal at a temperature of at least 400° C. for a time period of a few hours. As soon as possible after the preliminary anneal, and preferably, within forty-eight hours of the preliminary anneal, the first and second wafers (2,3) are fusion bonded at a bond anneal temperature of approximately 1,150° C. for a time period of approximately three hours. The preliminary anneal may be omitted if fusion bonding at the bond anneal temperature is carried out within approximately six hours of the wafers (2,3) being abutted together. An SOI structure (50) may subsequently be prepared from the semiconductor structure (1) which forms a substrate layer (52) supported on a handle layer (55) with a buried insulating layer (57) between the substrate layer (52) and the handle layer (55).

摘要翻译： 半导体衬底（1）包括直接接合在一起的界面氧化物的第一和第二硅晶片（2,3）以及沿着键合界面（5）最小化的界面应力，所述接合界面由第一和第二晶片的键合面（7） （2,3）。 通过选择第一和第二晶片（2,3）具有相对低的氧含量，远远低于氧在晶片中的固体溶解度的极限，使界面氧化物最小化。 为了最小化界面应力，第一和第二晶片被选择为具有各自不同的晶面取向。 第一和第二晶片（2,3）的接合面（7）被抛光和清洁，随后在氮气气氛中干燥。 立即干燥后，第一和第二晶片（2,3）的接合面（7）紧贴在一起，晶片（2,3）在至少400℃的温度下进行预退火，以便 几个小时的时间。 在预退火之后，优选在初步退火的四十八小时内，第一晶片和第二晶片（2,3）在大约1150℃的键退火温度下熔合一段时间 约三个小时。 如果在晶片（2,3）抵靠在一起的约六小时内进行在退火温度下的熔接，则可以省略预退火。 随后可以从半导体结构（1）制备SOI结构（50），半导体结构（1）形成支撑在手柄层（55）上的衬底层（52），其中掩埋绝缘层（57）在衬底层（52）和 手柄层（55）。