公开(公告)号：US08884402B2

公开(公告)日：2014-11-11

申请号：US12769615

申请日：2010-04-28

申请人： Yong-Gang Xie ,  Yu-Neng Cheng ,  Ting Song Chen

发明人： Yong-Gang Xie ,  Yu-Neng Cheng ,  Ting Song Chen

IPC分类号： H01L23/544 ,  H01L21/768 ,  H01L21/00 ,  H01L23/58 ,  H01L23/522 ,  H01L23/532

CPC分类号： H01L21/00 ,  H01L21/76802 ,  H01L23/522 ,  H01L23/5329 ,  H01L23/585 ,  H01L25/50 ,  H01L2924/0002 ,  H01L2924/00

摘要： A circuit layout structure includes a wafer having at least a cell region and a scribe line region defined thereon, a metal pattern formed in a first insulating layer in the scribe line region, a second insulating layer and a hard mask layer formed on the metal pattern and the first insulating layer, and at least a dummy pattern formed in the second insulating layer and the hard mask layer in the scribe line region. The dummy pattern has a transmission rate between 0% and 1%.

摘要翻译： 电路布局结构包括至少具有单元区域和限定在其上的划线区域的晶片，形成在划线区域中的第一绝缘层中的金属图案，形成在金属图案上的第二绝缘层和硬掩模层 和第一绝缘层，以及至少形成在第二绝缘层中的虚设图案和划线区域中的硬掩模层。 虚设图形具有0％和1％之间的传输速率。

公开(公告)号：US20100087018A1

公开(公告)日：2010-04-08

申请号：US12244736

申请日：2008-10-02

申请人： Yong-Gang Xie

发明人： Yong-Gang Xie

IPC分类号： H01L21/66

CPC分类号： H01L21/76807 ,  H01L21/76813

摘要： A method for forming a dual damascene structure is disclosed. First a substrate is provided. There are an etching stop layer and an interlayer dielectric layer disposed on the substrate in order. The interlayer dielectric layer has a thickness A. Second, the interlayer dielectric layer is patterned to form a first opening. Later, a photo resist layer with a thickness B is formed on the interlayer dielectric layer. Then, the photo resist layer is patterned by a light source to construct a patterned photo resist layer. Later, the interlayer dielectric layer is again patterned by the patterned photo resist to pattern the interlayer dielectric layer to construct a second opening on the first opening by means of a light source and the photo resist layer so as to form a dual damascene structure. The light source has a periodic parameter C so that (A+B)/C≈X/2, where X is an odd number.

摘要翻译： 公开了一种用于形成双镶嵌结构的方法。 首先提供一个基底。 依次设置在基板上的蚀刻停止层和层间电介质层。 层间绝缘层的厚度为A.其次，对层间绝缘层进行图案化以形成第一开口。 之后，在层间电介质层上形成厚度为B的光致抗蚀剂层。 然后，通过光源对抗蚀剂层进行图案化以构成图案化的光致抗蚀剂层。 之后，通过图案化的光致抗蚀剂再次对层间介质层进行图案化，以对层间电介质层进行图案化以通过光源和光致抗蚀剂层在第一开口上构成第二开口以形成双镶嵌结构。 光源具有周期性参数C，使得（A + B）/C≈X/ 2，其中X是奇数。

公开(公告)号：US08592229B2

公开(公告)日：2013-11-26

申请号：US12244736

申请日：2008-10-02

申请人： Yong-Gang Xie

发明人： Yong-Gang Xie

IPC分类号： G01R31/26

CPC分类号： H01L21/76807 ,  H01L21/76813

摘要： A method for forming a dual damascene structure is disclosed. First a substrate is provided. There are an etching stop layer and an interlayer dielectric layer disposed on the substrate in order. The interlayer dielectric layer has a thickness A. Second, the interlayer dielectric layer is patterned to form a first opening. Later, a photo resist layer with a thickness B is formed on the interlayer dielectric layer. Then, the photo resist layer is patterned by a light source to construct a patterned photo resist layer. Later, the interlayer dielectric layer is again patterned by the patterned photo resist to pattern the interlayer dielectric layer to construct a second opening on the first opening by means of a light source and the photo resist layer so as to form a dual damascene structure. The light source has a periodic parameter C so that (A+B)/C≈X/2, where X is an odd number.

摘要翻译： 公开了一种用于形成双镶嵌结构的方法。 首先提供一个基底。 依次设置在基板上的蚀刻停止层和层间电介质层。 层间绝缘层的厚度为A.其次，对层间绝缘层进行图案化以形成第一开口。 之后，在层间电介质层上形成厚度为B的光致抗蚀剂层。 然后，通过光源对抗蚀剂层进行图案化以构成图案化的光致抗蚀剂层。 之后，通过图案化的光致抗蚀剂再次对层间介质层进行图案化，以对层间电介质层进行图案化以通过光源和光致抗蚀剂层在第一开口上构成第二开口以形成双镶嵌结构。 光源具有周期性参数C，使得（A + B）/C≈X/ 2，其中X是奇数。

公开(公告)号：US20110266032A1

公开(公告)日：2011-11-03

申请号：US12769615

申请日：2010-04-28

申请人： Yong-Gang Xie ,  Yu-Neng Cheng ,  Ting Song Chen

发明人： Yong-Gang Xie ,  Yu-Neng Cheng ,  Ting Song Chen

IPC分类号： H05K1/00

CPC分类号： H01L21/00 ,  H01L21/76802 ,  H01L23/522 ,  H01L23/5329 ,  H01L23/585 ,  H01L25/50 ,  H01L2924/0002 ,  H01L2924/00

摘要： A circuit layout structure includes a wafer having at least a cell region and a scribe line region defined thereon, a metal pattern formed in a first insulating layer in the scribe line region, a second insulating layer and a hard mask layer formed on the metal pattern and the first insulating layer, and at least a dummy pattern formed in the second insulating layer and the hard mask layer in the scribe line region. The dummy pattern has a transmission rate between 0% and 1%.

摘要翻译： 电路布局结构包括至少具有单元区域和限定在其上的划线区域的晶片，形成在划线区域中的第一绝缘层中的金属图案，形成在金属图案上的第二绝缘层和硬掩模层 和第一绝缘层，以及至少形成在第二绝缘层中的虚设图案和划线区域中的硬掩模层。 虚设图案的传输速率在0％和1％之间。