公开(公告)号：US5675549A

公开(公告)日：1997-10-07

申请号：US457651

申请日：1995-06-01

申请人： Adrian Ong ,  Paul S. Zagar ,  Brett L. Wiliams ,  Troy A. Manning

发明人： Adrian Ong ,  Paul S. Zagar ,  Brett L. Wiliams ,  Troy A. Manning

IPC分类号： G06F12/06 ,  G11C7/10 ,  G11C11/407 ,  G11C8/00

CPC分类号： G06F12/0638 ,  G11C11/407 ,  G11C7/1018 ,  G11C7/1021 ,  G11C7/1024 ,  G11C7/1039 ,  G11C7/1045 ,  G11C7/1078 ,  G11C7/109 ,  G11C7/1096 ,  G06F2212/2022

摘要： A counter comprised of two flip flops and a multiplexer produces a sequential or interleaved address sequence. The addresses produced are used to access memory elements in a Burst Extended Data Output Dynamic Random Access Memory (Burst EDO or BEDO DRAM). Input addresses in combination with a sequence select signal are logically combined to produce a multiplexer select input which selects between true and compliment outputs of a first flip flop to couple to an input of a second flip flop to specify a toggle condition for the second flip flop. Outputs of the counter are compared with outputs of an input address latch to detect the end of a burst sequence and initialize the device for another burst access. A transition of the Read/Write control line during a burst access will terminate the burst access and initialize the device for another burst access.

摘要翻译： 由两个触发器和多路复用器组成的计数器产生顺序或交错地址序列。 所产生的地址用于访问突发扩展数据输出动态随机存取存储器（Burst EDO或BEDO DRAM）中的存储器元件。 与序列选择信号组合的输入地址被逻辑地组合以产生多路复用器选择输入，其选择第一触发器的真实和补码输出以耦合到第二触发器的输入以指定第二触发器的切换条件 。 将计数器的输出与输入地址锁存器的输出进行比较，以检测突发序列的结束，并初始化用于另一个突发存取的设备。 在脉冲串访问期间读/写控制线的转换将终止脉冲串访问并初始化设备以进行另一个突发存取。

公开(公告)号：US06804760B2

公开(公告)日：2004-10-12

申请号：US08457650

申请日：1995-06-01

申请人： Brett L. Wiliams

发明人： Brett L. Wiliams

IPC分类号： G06F1200

CPC分类号： G11C7/109 ,  G06F12/0638 ,  G06F2212/2022 ,  G11C7/1021 ,  G11C7/1024 ,  G11C7/1039 ,  G11C7/1045 ,  G11C7/1078 ,  G11C7/1096 ,  G11C11/407

摘要： A system is capable of receiving Fast Page mode, Extended Data Out mode, Burst Extended Data Out mode, or a combination of these memory devices. A method of determining the type of memory present allows the system to adjust internal memory access signals in accordance with the type of memory installed. The system may be shipped with a first type of memory, and then upgraded to a second type of memory by the user to improve overall system performance. A first bank of memory may be of a first type, and a second bank may be of another type. The user may make cost versus performance decisions when upgrading memory types or capacities.

摘要翻译： 系统能够接收快速页面模式，扩展数据输出模式，突发扩展数据输出模式或这些存储设备的组合。 确定存储器类型的方法允许系统根据安装的存储器的类型来调整内部存储器访问信号。 该系统可能随第一类型的存储器一起提供，然后由用户升级到第二类型的存储器以提高整体系统性能。 第一存储器组可以是第一类型，并且第二存储体可以是另一种类型。 当升级内存类型或容量时，用户可能会做出成本与性能决策。

公开(公告)号：US07043617B2

公开(公告)日：2006-05-09

申请号：US09510375

申请日：2000-02-22

申请人： Brett L. Wiliams

发明人： Brett L. Wiliams

IPC分类号： G06F12/00

CPC分类号： G11C7/109 ,  G06F12/0638 ,  G06F2212/2022 ,  G11C7/1021 ,  G11C7/1024 ,  G11C7/1039 ,  G11C7/1045 ,  G11C7/1078 ,  G11C7/1096 ,  G11C11/407

摘要： A system is capable of receiving Fast Page mode, Extended Data Out mode, Burst Extended Data Out mode, or a combination of these memory devices. A method of determining the type of memory present allows the system to adjust internal memory access signals in accordance with the type of memory installed. The system may be shipped with a first type of memory, and then upgraded to a second type of memory by the user to improve overall system performance. A first bank of memory may be of a first type, and a second bank may be of another type. The user may make cost versus performance decisions when upgrading memory types or capacities.

摘要翻译： 系统能够接收快速页面模式，扩展数据输出模式，突发扩展数据输出模式或这些存储设备的组合。 确定存储器类型的方法允许系统根据安装的存储器的类型来调整内部存储器访问信号。 该系统可能随第一类型的存储器一起提供，然后由用户升级到第二类型的存储器以提高整体系统性能。 第一存储器组可以是第一类型，并且第二存储体可以是另一种类型。 当升级内存类型或容量时，用户可能会做出成本与性能决策。