利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

80 条记录 (耗时 0.068 秒)

    Method and apparatus for performing multiply-subtract operations on packed data
    2.
    发明授权
    Method and apparatus for performing multiply-subtract operations on packed data 失效
    对打包数据进行乘法减法运算的方法和装置

    公开(公告)号：US5721892A

    公开(公告)日：1998-02-24

    申请号：US554625

    申请日：1995-11-06

    申请人： Alexander Peleg ,  Millind Mittal ,  Larry M. Mennemeier ,  Benny Eitan ,  Wolf Witt ,  Carole Dulong ,  Eiichi Kowashi

    发明人： Alexander Peleg ,  Millind Mittal ,  Larry M. Mennemeier ,  Benny Eitan ,  Wolf Witt ,  Carole Dulong ,  Eiichi Kowashi

    IPC分类号： G06F7/544 ,  G06F7/38

    CPC分类号： G06F9/30036 ,  G06F7/5443 ,  G06F2207/3828

    摘要： A method and apparatus for including in a processor instructions for performing multiply-subtract operations on packed data. In one embodiment, a processor is coupled to a memory. The memory has stored therein a first packed data and a second packed data. The processor performs operations on data elements in said first packed data and said second packed data to generate a third packed data in response to receiving an instruction. At least one of the data elements in this third packed data storing the result of performing a multiply-subtract operation on data elements in the first and second packed data.

    摘要翻译： 一种用于在处理器中包括用于对压缩数据进行乘法减法操作的指令的方法和装置。 在一个实施例中，处理器耦合到存储器。 存储器中存储有第一打包数据和第二打包数据。 处理器对所述第一打包数据和所述第二打包数据中的数据元素执行操作，以响应于接收到指令而产生第三打包数据。 该第三打包数据中的至少一个数据元素存储对第一和第二打包数据中的数据元素进行乘法运算的结果。

    Method for performing multiply-substrate operations on packed data
    3.
    发明授权
    Method for performing multiply-substrate operations on packed data 失效
    对打包数据进行乘法减法运算的方法

    公开(公告)号：US5859997A

    公开(公告)日：1999-01-12

    申请号：US699993

    申请日：1996-08-20

    申请人： Alexander Peleg ,  Millind Mittal ,  Larry M. Mennemeier ,  Benny Eitan ,  Wolf Witt ,  Carole Dulong ,  Eiichi Kowashi

    发明人： Alexander Peleg ,  Millind Mittal ,  Larry M. Mennemeier ,  Benny Eitan ,  Wolf Witt ,  Carole Dulong ,  Eiichi Kowashi

    IPC分类号： G06F7/544 ,  G06F9/00

    CPC分类号： G06F9/30036 ,  G06F7/5443 ,  G06F2207/3828

    摘要： A method and apparatus for including in a processor instructions for performing multiply-subtract operations on packed data. In one embodiment, a processor is coupled to a memory. The memory has stored therein a first packed data and a second packed data. The processor performs operations on data elements in said first packed data and said second packed data to generate a third packed data in response to receiving an instruction. At least one of the data elements in this third packed data storing the result of performing a multiply-subtract operation on data elements in the first and second packed data.

    摘要翻译： 一种用于在处理器中包括用于对压缩数据进行乘法减法操作的指令的方法和装置。 在一个实施例中，处理器耦合到存储器。 存储器中存储有第一打包数据和第二打包数据。 处理器对所述第一打包数据和所述第二打包数据中的数据元素执行操作，以响应于接收到指令而产生第三打包数据。 该第三打包数据中的至少一个数据元素存储对第一和第二打包数据中的数据元素进行乘法运算的结果。

    Computer implemented method for transferring packed data between register files and memory
    10.
    发明授权
    Computer implemented method for transferring packed data between register files and memory 失效
    用于在寄存器文件和存储器之间传送打包数据的计算机实现的方法

    公开(公告)号：US5935240A

    公开(公告)日：1999-08-10

    申请号：US573238

    申请日：1995-12-15

    申请人： Larry M. Mennemeier ,  Alexander D. Peleg ,  Andrew F. Glew ,  Carole Dulong ,  Eiichi Kowashi ,  Millind Mittal ,  Wolf Witt ,  Benny Eitan

    发明人： Larry M. Mennemeier ,  Alexander D. Peleg ,  Andrew F. Glew ,  Carole Dulong ,  Eiichi Kowashi ,  Millind Mittal ,  Wolf Witt ,  Benny Eitan

    IPC分类号： G06F13/16 ,  G06F9/305

    CPC分类号： G06F13/16

    摘要： A method for transferring packed data including the steps of first receiving an instruction from a set of instructions for transferring packed data between an extended register file and either an integer register file or a memory. In one embodiment, the extended register file includes eight registers, with each of the extended register storing up to sixty-four data bits. The integer register file also includes eight registers. The instruction includes an opcode that specifies a direction of the transfer with respect to the extended register file. The instructions are encoded in an instruction format having up to three bits addressing a destination operand and up to three bits addressing a source operand. The instruction is then translated to determine a direction of the transfer, a size of said packed data to be transferred, the address of the destination operand, and the address of the source operand. The instruction decoded by a decoder unit previously designed to decode the instruction format used to encode the set of instructions. In response to receiving the instruction, the packed data is transferred between the extended register file and either the integer register file or the memory, pursuant to the specifications of the translated instruction.

    摘要翻译： 一种用于传送打包数据的方法，包括以下步骤：首先从扩展寄存器文件和整数寄存器文件或存储器之间传送打包数据的一组指令接收指令。 在一个实施例中，扩展寄存器文件包括八个寄存器，每个扩展寄存器最多存储64个数据位。 整数寄存器文件还包括八个寄存器。 该指令包括指定关于扩展寄存器文件的传送方向的操作码。 指令以指令格式进行编码，最多三位寻址目标操作数，最多三位寻址源操作数。 然后转换该指令以确定传送的方向，要传送的所述打包数据的大小，目的地操作数的地址和源操作数的地址。 由解码器单元解码的指令，其先前设计为解码用于编码指令集的指令格式。 响应于接收到该指令，根据翻译指令的规范，打包数据在扩展寄存器文件和整数寄存器文件或存储器之间传送。