利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

9 条记录 (耗时 0.027 秒)

    Stacked die interconnect validation
    1.
    发明授权
    Stacked die interconnect validation 有权
    堆叠芯片互连验证

    公开(公告)号：US08402404B1

    公开(公告)日：2013-03-19

    申请号：US13298541

    申请日：2011-11-17

    申请人： Ashok Mehta ,  Stanley John ,  Kai-Yuan Ting ,  Sandeep Kumar Goel ,  Chao-Yang Yeh

    发明人： Ashok Mehta ,  Stanley John ,  Kai-Yuan Ting ,  Sandeep Kumar Goel ,  Chao-Yang Yeh

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5081 ,  G06F17/50 ,  G06F17/5072 ,  G06F17/5077 ,  G06F2217/78

    摘要： A system includes an automated place and route tool to generate a layout of an integrated circuit (IC) die based on a gate level circuit description. A machine readable persistent storage medium includes a first portion encoded with a first gate-level description of first and second circuit patterns to be formed on first and second IC dies, respectively, and a second portion encoded with a second gate level description of the plurality of circuit patterns received from the tool. The second gate level description includes power and ground ports, and the first gate level description does not include power and ground ports. A processor-implemented verification module is provided for comparing the first and second gate level descriptions and outputting an error report if the second gate level description has an error. The verification module outputs a verified second gate-level description of the first and second circuit patterns.

    摘要翻译： 一种系统包括基于门级电路描述产生集成电路（IC）裸片的布局的自动放置和布线工具。 机器可读永久存储介质分别包括第一部分，第一部分被编码为将分别形成在第一和第二IC管芯上的​​第一和第二电路图案的第一栅极级描述，以及用多个第二栅极电平描述编码的第二部分 从工具接收的电路图案。 第二门级描述包括电源和接地端口，并且第一门级描述不包括电源和接地端口。 提供了一种处理器实现的验证模块，用于比较第一和第二门级描述，并且如果第二门级描述具有错误则输出错误报告。 验证模块输出第一和第二电路图案的验证的第二门级描述。

    System and method for functional verification of multi-die 3D ICs
    2.
    发明授权
    System and method for functional verification of multi-die 3D ICs 有权
    多芯片3D IC的功能验证系统和方法

    公开(公告)号：US08972918B2

    公开(公告)日：2015-03-03

    申请号：US13359921

    申请日：2012-01-27

    申请人： Stanley John ,  Ashok Mehta ,  Sandeep Kumar Goel ,  Kai-Yuan Ting

    发明人： Stanley John ,  Ashok Mehta ,  Sandeep Kumar Goel ,  Kai-Yuan Ting

    IPC分类号： G06F17/50

    CPC分类号： G01R31/2886 ,  G01R31/318513

    摘要： A system and method is disclosed for functional verification of multi-die 3D ICs. The system and method include a reusable verification environment for testing each die in a stack of dies individually without having to simultaneously operate all of the dies in the stack. The system and method includes converting an input/output (“IO”) trace from a die verification test from a first format to a second format to improve performance.

    摘要翻译： 公开了一种用于多芯片3D IC的功能验证的系统和方法。 该系统和方法包括可复用的验证环境，用于单独地对一堆模具中的每个模具进行测试，而不必同时操作堆叠中的所有模具。 该系统和方法包括将来自芯片验证测试的输入/输出（“IO”）跟踪从第一格式转换为第二格式以提高性能。

    DYNAMIC FREQUENCY SCALING
    6.
    发明申请
    DYNAMIC FREQUENCY SCALING 审中-公开
    动态频率范围

    公开(公告)号：US20130238309A1

    公开(公告)日：2013-09-12

    申请号：US13414201

    申请日：2012-03-07

    申请人： Kai-Yuan TING ,  Ashok Mehta ,  Sandeep Kumar Goel ,  Stanley John

    发明人： Kai-Yuan TING ,  Ashok Mehta ,  Sandeep Kumar Goel ,  Stanley John

    IPC分类号： G06F17/50

    CPC分类号： G06F1/324 ,  Y02D10/126

    摘要： A method for dynamic frequency scaling (DFS) on the electronic systems level (ESL). The method can run in a virtual environment and dynamically scale the frequency of a virtual component based on a first transaction time and a second transaction time.

    摘要翻译： 一种用于电子系统级（ESL）上的动态频率缩放（DFS）的方法。 该方法可以在虚拟环境中运行，并且基于第一事务时间和第二事务时间动态地缩放虚拟组件的频率。

    Programming language translation systems and methods
    7.
    发明授权
    Programming language translation systems and methods 有权
    编程语言翻译系统和方法

    公开(公告)号：US08079027B2

    公开(公告)日：2011-12-13

    申请号：US11530043

    申请日：2006-09-08

    申请人： David Fong ,  Stanley John ,  Zheng (Joy) Zhang ,  Qi (Christine) Chen

    发明人： David Fong ,  Stanley John ,  Zheng (Joy) Zhang ,  Qi (Christine) Chen

    IPC分类号： G06F9/44 ,  G06F9/45

    CPC分类号： G06F8/51

    摘要： Included are embodiments of a description language program stored in a computing device for updating a first version of a computer program. In at least one embodiment, the first version of the computer program is written in a universal format and the program includes logic configured to receive an updated version of the computer program. Other embodiments include logic configured to retrieve the first version of the computer program and logic configured to translate the updated version of the computer program from a proprietary format to the universal format. Still other embodiments include logic configured to utilize at least one tag to compare the translated updated version of the computer program with the first version of the computer program.

    摘要翻译： 包括存储在用于更新计算机程序的第一版本的计算设备中的描述语言程序的实施例。 在至少一个实施例中，计算机程序的第一版本以通用格式编写，并且程序包括被配置为接收计算机程序的更新版本的逻辑。 其他实施例包括被配置为检索计算机程序的第一版本的逻辑和被配置为将计算机程序的更新版本从专用格式转换为通用格式的逻辑。 其他实施例包括被配置为利用至少一个标签来比较计算机程序的翻译的更新版本与计算机程序的第一版本的逻辑。

    Assertion Tester
    8.
    发明申请
    Assertion Tester 审中-公开
    断言测试仪

    公开(公告)号：US20080098366A1

    公开(公告)日：2008-04-24

    申请号：US11539663

    申请日：2006-10-09

    申请人： David Fong ,  Stanley John ,  Zheng (Joy) Zhang ,  Qi (Christine) Chen

    发明人： David Fong ,  Stanley John ,  Zheng (Joy) Zhang ,  Qi (Christine) Chen

    IPC分类号： G06F9/44 ,  G06F9/45

    CPC分类号： G06F17/5022 ,  G06F17/505

    摘要： Included is a method for testing an assertion written for a logic program that can be simulated in a simulation program. Embodiments of the method include receiving the assertion independent from the logic program and independent from the simulation program, wherein the assertion includes at least one variable from the simulation program and determining the at least one variable in the assertion. Embodiments of the method also include testing the assertion independent from the logic program and the simulation program, wherein testing the assertion includes testing the assertion with at least one value for the at least one variable and determining at least one violation of the assertion.

    摘要翻译： 包括一种用于测试为在仿真程序中可以模拟的逻辑程序写入的断言的方法。 该方法的实施例包括独立于逻辑程序接收断言并且独立于模拟程序，其中断言包括来自模拟程序的至少一个变量并且确定断言中的至少一个变量。 该方法的实施例还包括独立于逻辑程序和仿真程序测试断言，其中测试该断言包括用至少一个变量的至少一个值测试该断言，并确定至少一次违反该断言。

    Generation and Management of Logic
    9.
    发明申请
    Generation and Management of Logic 有权
    逻辑的生成与管理

    公开(公告)号：US20080127163A1

    公开(公告)日：2008-05-29

    申请号：US11530043

    申请日：2006-09-08

    申请人： David Fong ,  Stanley John ,  Zheng (Joy) Zhang ,  Qi (Christine) Chen

    发明人： David Fong ,  Stanley John ,  Zheng (Joy) Zhang ,  Qi (Christine) Chen

    IPC分类号： G06F9/44 ,  G06F9/45

    CPC分类号： G06F8/51

    摘要： Included are embodiments of a description language program stored in a computing device for updating a first version of a computer program. In at least one embodiment, the first version of the computer program is written in a universal format and the program includes logic configured to receive an updated version of the computer program. Other embodiments include logic configured to retrieve the first version of the computer program and logic configured to translate the updated version of the computer program from a proprietary format to the universal format. Still other embodiments include logic configured to utilize the at least one tag to compare the translated updated version of the computer program with the first version of the computer program.

    摘要翻译： 包括存储在用于更新计算机程序的第一版本的计算设备中的描述语言程序的实施例。 在至少一个实施例中，计算机程序的第一版本以通用格式编写，并且程序包括被配置为接收计算机程序的更新版本的逻辑。 其他实施例包括被配置为检索计算机程序的第一版本的逻辑和被配置为将计算机程序的更新版本从专用格式转换为通用格式的逻辑。 其他实施例包括被配置为利用至少一个标签将计算机程序的翻译更新版本与计算机程序的第一版本进行比较的逻辑。