公开(公告)号：US08230182B2

公开(公告)日：2012-07-24

申请号：US12881157

申请日：2010-09-13

申请人： Herman Schmit ,  Steven Teig ,  Brad Hutchings

发明人： Herman Schmit ,  Steven Teig ,  Brad Hutchings

IPC分类号： G06F13/00

CPC分类号： G06F17/5054

摘要： Some embodiments provide for a method of mapping a user design to a configurable integrated circuit (IC). The method is for a configurable IC that implements a user design with an associated user design clock cycle. The IC operates on a sub-cycle clock that has multiple sub-cycle periods within a user period of the user design clock cycle. The method identifies multiple port accesses to a first multi-port memory defined in the user design. The accesses are in a single user design clock cycle. The method maps the multiple port accesses to the first multi-port memory to multiple physical-port memory accesses to a second physical-port memory in the configurable IC during multiple sub-cycles associated with a single user design clock cycle.

摘要翻译： 一些实施例提供了将用户设计映射到可配置集成电路（IC）的方法。 该方法用于可配置IC，其实现具有相关联的用户设计时钟周期的用户设计。 该IC在具有用户设计时钟周期的用户周期内的多个子周期周期的子周期时钟上工作。 该方法识别对用户设计中定义的第一个多端口存储器的多个端口访问。 访问处于单个用户设计时钟周期。 该方法将与第一多端口存储器的多端口访问映射到在与单个用户设计时钟周期相关联的多个子周期期间对可配置IC中的第二物理端口存储器的多个物理端口存储器访问。

公开(公告)号：US20110004734A1

公开(公告)日：2011-01-06

申请号：US12881157

申请日：2010-09-13

申请人： Herman Schmit ,  Steven Teig ,  Brad Hutchings

发明人： Herman Schmit ,  Steven Teig ,  Brad Hutchings

IPC分类号： G06F13/00

CPC分类号： G06F17/5054

摘要： Some embodiments provide for a method of mapping a user design to a configurable integrated circuit (IC). The method is for a configurable IC that implements a user design with an associated user design clock cycle. The IC operates on a sub-cycle clock that has multiple sub-cycle periods within a user period of the user design clock cycle. The method identifies multiple port accesses to a first multi-port memory defined in the user design. The accesses are in a single user design clock cycle. The method maps the multiple port accesses to the first multi-port memory to multiple physical-port memory accesses to a second physical-port memory in the configurable IC during multiple sub-cycles associated with a single user design clock cycle.

摘要翻译： 一些实施例提供了将用户设计映射到可配置集成电路（IC）的方法。 该方法用于可配置IC，其实现具有相关联的用户设计时钟周期的用户设计。 该IC在具有用户设计时钟周期的用户周期内的多个子周期周期的子周期时钟上工作。 该方法识别对用户设计中定义的第一个多端口存储器的多个端口访问。 访问处于单个用户设计时钟周期。 该方法将与第一多端口存储器的多端口访问映射到在与单个用户设计时钟周期相关联的多个子周期期间对可配置IC中的第二物理端口存储器的多个物理端口存储器访问。

公开(公告)号：US20100241800A1

公开(公告)日：2010-09-23

申请号：US12729227

申请日：2010-03-22

申请人： Herman Schmit ,  Andrew Caldwell ,  Brad Hutchings ,  Jason Redgrave ,  Steven Teig

发明人： Herman Schmit ,  Andrew Caldwell ,  Brad Hutchings ,  Jason Redgrave ,  Steven Teig

IPC分类号： G06F12/00 ,  G06F9/315

CPC分类号： H03K19/17736 ,  H03K19/1776

摘要： Some embodiments provide a method of presenting virtual memory as narrower and deeper than a physical memory. The method receives a memory address location including a set of real memory address bits and a set of virtual memory position bits. The method retrieves an original memory word from a physical memory using the real memory address bits. The method shifts the original memory word by an amount determined by the virtual memory position bits by using a barrel shifter, creating a shifted memory word. The method reads a part of the shifted memory word.

摘要翻译： 一些实施例提供了一种呈现比物理存储器更窄和更深的虚拟存储器的方法。 该方法接收包括一组实际存储器地址位和一组虚拟存储器位置位的存储器地址位置。 该方法使用实际存储器地址位从物理存储器中检索原始存储器字。 该方法通过使用桶形移位器将原始存储器字移动由虚拟存储器位置位确定的量，创建移位的存储器字。 该方法读取移位的存储器字的一部分。

公开(公告)号：US07788478B2

公开(公告)日：2010-08-31

申请号：US11375562

申请日：2006-03-13

申请人： Jason Redgrave ,  Brad Hutchings ,  Steven Teig ,  Herman Schmit ,  Teju Khubchandani

发明人： Jason Redgrave ,  Brad Hutchings ,  Steven Teig ,  Herman Schmit ,  Teju Khubchandani

IPC分类号： H03K19/00

CPC分类号： H03K19/1731 ,  H03K19/177 ,  H03K19/17704 ,  H03K19/17736 ,  H03K19/17748 ,  H03K19/17756 ,  H03K19/17764

摘要： Some embodiments of the invention provide a configuration/debug network for configuring and debugging a configurable integrated circuit (IC). The configurable IC in some embodiments includes configurable resources (e.g., configurable logic resources, routing resources, memory resources, etc.) that can be grouped in conceptual configurable tiles that are arranged in several rows and columns. Some embodiments allow tiles to be individually addressed, globally addressed (i.e., all addressed together), or addressed based on their tile types. The configurable IC includes numerous user-design state elements (“UDS elements”) in some embodiments. In some embodiments, the configuration/debug network has a streaming mode that can direct various circuits in one or more configurable tiles to stream out their data during the operation of the configurable IC. Accordingly, in the embodiments where the configuration/debug network connects to some or all of the UDS elements, the configurable/debug network can be used in a streaming mode to stream out data from the UDS elements of the tiles, in order to identify any errors in the operation of the IC. In other words, the streaming of the data from the UDS elements can be used to debug the operation of the configurable IC. In some embodiments, the configuration/debug network has a broadcasting mode that can direct various resources (e.g., memories, storage elements, etc.) in one or more configurable tiles to store the same data. For instance, the broadcasting mode can be used to initialize the memory blocks in the configurable memory tiles.

摘要翻译： 本发明的一些实施例提供了用于配置和调试可配置集成电路（IC）的配置/调试网络。 在一些实施例中，可配置IC包括可被分组在以多行和列排列的概念可配置瓦片中的可配置资源（例如，可配置逻辑资源，路由资源，存储器资源等）。 一些实施例允许瓦片被单独寻址，全局寻址（即，全部寻址在一起）或基于它们的瓦片类型寻址。 在一些实施例中，可配置IC包括许多用户设计状态元件（“UDS元件”）。 在一些实施例中，配置/调试网络具有流模式，其可以在一个或多个可配置瓦片中引导各种电路以在可配置IC的操作期间流出其数据。 因此，在配置/调试网络连接到一些或所有UDS元件的实施例中，可配置/调试网络可以以流模式用于从瓦片的UDS元件流出数据，以便识别任何 IC的运行错误。 换句话说，来自UDS元件的数据流可用于调试可配置IC的操作。 在一些实施例中，配置/调试网络具有可以将一些或多个可配置瓦片中的各种资源（例如，存储器，存储元件等）引导以存储相同数据的广播模式。 例如，可以使用广播模式来初始化可配置存储器块中的存储器块。

公开(公告)号：US07696780B2

公开(公告)日：2010-04-13

申请号：US12106257

申请日：2008-04-18

申请人： Brad Hutchings ,  Jason Redgrave ,  Teju Khubchandani ,  Herman Schmit ,  Steven Teig

发明人： Brad Hutchings ,  Jason Redgrave ,  Teju Khubchandani ,  Herman Schmit ,  Steven Teig

IPC分类号： G06F7/38 ,  H03K19/173

CPC分类号： H03K19/17776 ,  G06F7/32 ,  G06F7/764 ,  H03K19/17736 ,  H03K19/17752 ,  H03K19/17756 ,  H03K19/17764

摘要： Some embodiments of the invention provide a configurable integrated circuit (IC) that has several configurable circuits for configurably performing different operations. During the operation of the IC, each particular configurable circuit performs a particular operation that is specified by a particular configuration data set for the particular configurable circuit. While the IC operates and a first set of configurable circuits performs a first set of operations, configuration data is loaded from the outside of the IC for configuring a second set of configurable circuits. In some embodiments, the configurable IC includes a configuration network for rapid loading configuration data in the IC from outside of the IC. In some of these embodiments, the configuration network is a pipelined network. Also, the IC of some embodiments includes a configuration controller for retrieving configuration data from outside of the IC, formulating configuration data sets, and routing the configuration data sets to the second set of configurable circuits over the configuration network.

摘要翻译： 本发明的一些实施例提供了一种可配置集成电路（IC），其具有用于可配置地执行不同操作的多个可配置电路。 在IC的操作期间，每个特定可配置电路执行由针对特定可配置电路的特定配置数据集指定的特定操作。 当IC操作并且第一组可配置电路执行第一组操作时，从IC的外部加载配置数据，用于配置第二组可配置电路。 在一些实施例中，可配置IC包括用于从IC外部快速加载IC中的配置数据的配置网络。 在这些实施例中的一些实施例中，配置网络是流水线网络。 此外，一些实施例的IC包括用于从IC外部检索配置数据的配置控制器，配置数据组，以及通过配置网络将配置数据集路由到第二组可配置电路。

公开(公告)号：US07694083B1

公开(公告)日：2010-04-06

申请号：US11371352

申请日：2006-03-08

申请人： Herman Schmit ,  Andrew Caldwell ,  Brad Hutchings ,  Jason Redgrave ,  Steven Teig

发明人： Herman Schmit ,  Andrew Caldwell ,  Brad Hutchings ,  Jason Redgrave ,  Steven Teig

IPC分类号： G06F9/315

CPC分类号： H03K19/17736 ,  H03K19/1776

摘要： Some embodiments provide a method of presenting virtual memory as narrower and deeper than a physical memory. The method receives a memory address location including a set of real memory address bits and a set of virtual memory position bits. The method retrieves an original memory word from a physical memory using the real memory address bits. The method shifts the original memory word by an amount determined by the virtual memory position bits by using a barrel shifter, creating a shifted memory word. The method reads a part of the shifted memory word.

摘要翻译： 一些实施例提供了一种呈现比物理存储器更窄和更深的虚拟存储器的方法。 该方法接收包括一组实际存储器地址位和一组虚拟存储器位置位的存储器地址位置。 该方法使用实际存储器地址位从物理存储器中检索原始存储器字。 该方法通过使用桶形移位器将原始存储器字移动由虚拟存储器位置位确定的量，创建移位的存储器字。 该方法读取移位的存储器字的一部分。

公开(公告)号：US07528627B2

公开(公告)日：2009-05-05

申请号：US11933311

申请日：2007-10-31

申请人： Jason Redgrave ,  Brad Hutchings ,  Herman Schmit ,  Steven Teig

发明人： Jason Redgrave ,  Brad Hutchings ,  Herman Schmit ,  Steven Teig

IPC分类号： H03K19/173

CPC分类号： H03K19/1737 ,  H03K19/17728 ,  H03K19/17736 ,  H03K19/17748 ,  H03K19/17796

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). This IC includes several configurable circuits for receiving configuration data and configurably performing a set of operations based on the configuration data. It also includes several hybrid circuits. Each particular hybrid circuit can interchangeably perform as either a logic circuit or an interconnect circuit in the configurable IC.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 该IC包括用于接收配置数据并且可配置地基于配置数据执行一组操作的多个可配置电路。 它还包括几个混合电路。 每个特定的混合电路可以互换地作为可配置IC中的逻辑电路或互连电路执行。

公开(公告)号：US07512850B2

公开(公告)日：2009-03-31

申请号：US11375370

申请日：2006-03-13

申请人： Jason Redgrave ,  Brad Hutchings ,  Herman Schmit ,  Steven Teig ,  Tom Kronmiller

发明人： Jason Redgrave ,  Brad Hutchings ,  Herman Schmit ,  Steven Teig ,  Tom Kronmiller

IPC分类号： G01R31/28

CPC分类号： H03K19/1731 ,  H03K19/177 ,  H03K19/17704 ,  H03K19/17736 ,  H03K19/17748 ,  H03K19/17756 ,  H03K19/17764

摘要： Some embodiments provide a configurable integrated circuit (IC) that has several configurable circuits and several user design state (UDS) circuits. The UDS circuits store user-design state values. The configurable IC also includes a debug network communicatively coupled to the UDS circuits. The debug network is for retrieving the user-design state values of several UDS circuits at various stoppages of the operation of the IC without retrieving configuration data that is used to configure the configurable circuits of the IC. The retrieved user-design state values at each stoppage are used as the checkpointed state of the IC while debugging the IC. In some embodiments, the debug network allows the checkpointing of only certain portions of the configurable IC.

摘要翻译： 一些实施例提供了具有多个可配置电路和几个用户设计状态（UDS）电路的可配置集成电路（IC）。 UDS电路存储用户设计状态值。 可配置IC还包括通信地耦合到UDS电路的调试网络。 调试网络用于在IC的操作的各种停止状态下检索多个UDS电路的用户设计状态值，而不检索用于配置IC的可配置电路的配置数据。 在调试IC时，将每个停止时检索到的用户设计状态值用作IC的检查点状态。 在一些实施例中，调试网络允许只对可配置IC的某些部分进行检查点。

公开(公告)号：US20080272801A1

公开(公告)日：2008-11-06

申请号：US11375364

申请日：2006-03-13

申请人： Brad Hutchings ,  Jason Redgrave ,  Teju Khubchandani ,  Herman Schmit ,  Steven Teig

发明人： Brad Hutchings ,  Jason Redgrave ,  Teju Khubchandani ,  Herman Schmit ,  Steven Teig

IPC分类号： H03K19/173 ,  H03K19/177

CPC分类号： H03K19/1731 ,  H03K19/177 ,  H03K19/17704 ,  H03K19/17736 ,  H03K19/17748 ,  H03K19/17756 ,  H03K19/17764

摘要： Some embodiments of the invention provide a configurable integrated circuit (IC) that has several configurable circuits for configurably performing different operations. During the operation of the IC, each particular configurable circuit performs a particular operation that is specified by a particular configuration data set for the particular configurable circuit. While the IC operates and a first set of configurable circuits performs a first set of operations, configuration data is loaded from the outside of the IC for configuring a second set of configurable circuits. In some embodiments, the configurable IC includes a configuration network for rapid loading configuration data in the IC from outside of the IC. In some of these embodiments, the configuration network is a pipelined network. Also, the IC of some embodiments includes a configuration controller for retrieving configuration data from outside of the IC, formulating configuration data sets, and routing the configuration data sets to the second set of configurable circuits over the configuration network.

摘要翻译： 本发明的一些实施例提供了一种可配置集成电路（IC），其具有用于可配置地执行不同操作的多个可配置电路。 在IC的操作期间，每个特定可配置电路执行由针对特定可配置电路的特定配置数据集指定的特定操作。 当IC操作并且第一组可配置电路执行第一组操作时，从IC的外部加载配置数据，用于配置第二组可配置电路。 在一些实施例中，可配置IC包括用于从IC外部快速加载IC中的配置数据的配置网络。 在这些实施例中的一些实施例中，配置网络是流水线网络。 此外，一些实施例的IC包括用于从IC外部检索配置数据的配置控制器，配置数据组，以及通过配置网络将配置数据集路由到第二组可配置电路。

公开(公告)号：US20080100339A1

公开(公告)日：2008-05-01

申请号：US11868959

申请日：2007-10-08

申请人： Herman Schmit ,  Steven Teig ,  Brad Hutchings ,  Randy Huang

发明人： Herman Schmit ,  Steven Teig ,  Brad Hutchings ,  Randy Huang

IPC分类号： H03K19/177

CPC分类号： H03K19/17736 ,  H03K19/17796

摘要： Some embodiments provide a configurable integrated circuit (“IC”) that includes several configurable tiles arranged in a tile arrangement. Each configurable tile has a set of configurable logic circuits and a set of configurable routing circuits for routing signals between configurable logic circuits. At least a first routing circuit of a first tile has at least one direct connection with a second circuit of a second tile that does not neighbor the first tile and that is not aligned horizontally or vertically with the first tile in the tile arrangement.

摘要翻译： 一些实施例提供了一种可配置集成电路（“IC”），其包括以瓦片排列方式布置的多个可配置瓦片。 每个可配置的瓦片具有一组可配置逻辑电路和一组用于在可配置逻辑电路之间路由信号的可配置路由电路。 第一瓦片的至少第一路由电路具有与第二瓦片的第二电路的至少一个直接连接，第二瓦片不邻近第一瓦片，并且不与水平或垂直对准在瓦片布置中的第一瓦片。