公开(公告)号：US07453722B2

公开(公告)日：2008-11-18

申请号：US11319364

申请日：2005-12-29

申请人： Byung-Gil Choi ,  Jong-Soo Seo ,  Young-Kug Moon ,  Bo-Tak Lim ,  Su-Yeon Kim

发明人： Byung-Gil Choi ,  Jong-Soo Seo ,  Young-Kug Moon ,  Bo-Tak Lim ,  Su-Yeon Kim

IPC分类号： G11C11/00

CPC分类号： G11C13/0069 ,  G11C13/0004 ,  G11C2013/0078 ,  G11C2213/72 ,  G11C2213/79

摘要： A phase change memory device is provided which includes a memory cell array including a plurality of memory cells, and a write driver for supplying a program current to the memory cell array through a global bitline. The memory cell array includes first and second cell regions, a first local bitline connected to the first cell region, a second local bitline connected to the second cell region, and a select region disposed between the first and second cell regions and supplying the program current supplied through the global bitline to the first and second local bitlines in response to a local select signal.

摘要翻译： 提供了一种相变存储器件，其包括包括多个存储器单元的存储单元阵列，以及用于通过全局位线将编程电流提供给存储单元阵列的写入驱动器。 存储单元阵列包括第一和第二单元区域，连接到第一单元区域的第一本地位线，连接到第二单元区域的第二本地位线，以及设置在第一单元区域和第二单元区域之间并提供程序电流的选择区域 通过全局位线提供响应于本地选择信号的第一和第二本地位线。

公开(公告)号：US20070133268A1

公开(公告)日：2007-06-14

申请号：US11319364

申请日：2005-12-29

申请人： Byung-Gil Choi ,  Jong-Soo Seo ,  Young-Kug Moon ,  Bo-Tak Lim ,  Su-Yeon Kim

发明人： Byung-Gil Choi ,  Jong-Soo Seo ,  Young-Kug Moon ,  Bo-Tak Lim ,  Su-Yeon Kim

IPC分类号： G11C11/00

CPC分类号： G11C13/0069 ,  G11C13/0004 ,  G11C2013/0078 ,  G11C2213/72 ,  G11C2213/79

摘要： A phase change memory device is provided which includes a memory cell array including a plurality of memory cells, and a write driver for supplying a program current to the memory cell array through a global bitline. The memory cell array includes first and second cell regions, a first local bitline connected to the first cell region, a second local bitline connected to the second cell region, and a select region disposed between the first and second cell regions and supplying the program current supplied through the global bitline to the first and second local bitlines in response to a local select signal.

摘要翻译： 提供了一种相变存储器件，其包括包括多个存储器单元的存储单元阵列，以及用于通过全局位线将编程电流提供给存储单元阵列的写入驱动器。 存储单元阵列包括第一和第二单元区域，连接到第一单元区域的第一本地位线，连接到第二单元区域的第二本地位线，以及设置在第一单元区域和第二单元区域之间并提供程序电流的选择区域 通过全局位线提供响应于本地选择信号的第一和第二本地位线。

公开(公告)号：US20100118593A1

公开(公告)日：2010-05-13

申请号：US12619016

申请日：2009-11-16

申请人： Woo-Yeong Cho ,  Jong-Soo Seo ,  Young-Kug Moon ,  Jun-Soo Bae ,  Kwang-Jin Lee

发明人： Woo-Yeong Cho ,  Jong-Soo Seo ,  Young-Kug Moon ,  Jun-Soo Bae ,  Kwang-Jin Lee

IPC分类号： G11C11/00 ,  G11C7/04 ,  G11C7/02 ,  G11C8/00

CPC分类号： G11C13/0064 ,  G11C7/04 ,  G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/0054 ,  G11C2013/0076 ,  G11C2013/0078 ,  G11C2213/72 ,  H01L27/2409 ,  H01L29/868 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/141 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148

摘要： A phase-change random access memory device is provided. The phase-change random access memory device includes a global bit line connected to a write circuit and a read circuit, multiple local bit lines, each being connected to multiple phase-change memory cells, and multiple column select transistors selectively connecting the global bit line with each of the multiple local bit lines, each column select transistor having a resistance that varies depending on its distance from the write circuit and the read circuit.

摘要翻译： 提供了相变随机存取存储器件。 相变随机存取存储器件包括连接到写入电路和读取电路的全局位线，每个连接到多个相变存储器单元的多个局部位线，以及选择性地连接全局位线的多个列选择晶体管 对于多个局部位线中的每一个，每个列选择晶体管具有根据其与写入电路和读取电路的距离而变化的电阻。

公开(公告)号：US08143653B2

公开(公告)日：2012-03-27

申请号：US12619016

申请日：2009-11-16

申请人： Woo-Yeong Cho ,  Jong-Soo Seo ,  Young-Kug Moon ,  Jun-Soo Bae ,  Kwang-Jin Lee

发明人： Woo-Yeong Cho ,  Jong-Soo Seo ,  Young-Kug Moon ,  Jun-Soo Bae ,  Kwang-Jin Lee

IPC分类号： H01L29/66

CPC分类号： G11C13/0064 ,  G11C7/04 ,  G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/0054 ,  G11C2013/0076 ,  G11C2013/0078 ,  G11C2213/72 ,  H01L27/2409 ,  H01L29/868 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/141 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148

摘要： A phase-change random access memory device is provided. The phase-change random access memory device includes a global bit line connected to a write circuit and a read circuit, multiple local bit lines, each being connected to multiple phase-change memory cells, and multiple column select transistors selectively connecting the global bit line with each of the multiple local bit lines, each column select transistor having a resistance that varies depending on its distance from the write circuit and the read circuit.

摘要翻译： 提供了相变随机存取存储器件。 相变随机存取存储器件包括连接到写入电路和读取电路的全局位线，每个连接到多个相变存储器单元的多个局部位线，以及选择性地连接全局位线的多个列选择晶体管 对于多个局部位线中的每一个，每个列选择晶体管具有根据其与写入电路和读取电路的距离而变化的电阻。

公开(公告)号：US06888216B2

公开(公告)日：2005-05-03

申请号：US10232338

申请日：2002-08-30

申请人： Won-Seok Lee ,  Young-Kug Moon ,  Dong-Ryul Ryu

发明人： Won-Seok Lee ,  Young-Kug Moon ,  Dong-Ryul Ryu

IPC分类号： H01L21/82 ,  G11C17/18 ,  G11C29/00 ,  H01L29/00

CPC分类号： G11C29/785 ,  G11C17/18

摘要： The present invention discloses a circuit having a make-link type fuse. The circuit comprising a first make-link type fuse connected between a gate of a transistor and a first supply voltage.

摘要翻译： 本发明公开了一种具有制造链接型熔断器的电路。 该电路包括连接在晶体管的栅极和第一电源电压之间的第一制造链路型熔丝。