公开(公告)号：US07573766B2

公开(公告)日：2009-08-11

申请号：US11898125

申请日：2007-09-10

申请人： Byung-gil Choi ,  Beak-hyung Cho ,  Du-eung Kim ,  Chang-han Choi ,  Yu-hwan Ro

发明人： Byung-gil Choi ,  Beak-hyung Cho ,  Du-eung Kim ,  Chang-han Choi ,  Yu-hwan Ro

IPC分类号： G11C29/00

CPC分类号： G11C13/0004 ,  G11C29/50 ,  G11C2029/1204 ,  G11C2029/5006

摘要： Provided is a method of testing a phase change random access memory (PRAM). The method may include providing a plurality of PRAM cells each coupled between each of a plurality of first lines and each of a plurality of second lines intersecting the first lines, selecting at least one of the plurality of first lines while deselecting the remaining first lines and the plurality of second lines, pre-charging the selected at least one of the plurality of first lines to a predetermined or given voltage level, and sensing a change in the voltage level of the selected first line while supplying a monitoring voltage to the selected first line.

摘要翻译： 提供了一种测试相变随机存取存储器（PRAM）的方法。 该方法可以包括提供多个PRAM单元，每个PRAM单元分别耦合在多个第一线中的每一条与多条第一线相交的多条第二线中的每条之间，同时选择多条第一条线中的至少一条，同时取消选择其余的第一条线， 所述多个第二线路将所选择的所述多个第一线路中的至少一个预充电到预定或给定的电压电平，并且感测所选择的第一线路的电压电平的变化，同时向所选择的第一线路提供监视电压 线。

公开(公告)号：US20080062741A1

公开(公告)日：2008-03-13

申请号：US11898125

申请日：2007-09-10

申请人： Byung-gil Choi ,  Beak-hyung Cho ,  Du-eung Kim ,  Chang-han Choi ,  Yu-hwan Ro

发明人： Byung-gil Choi ,  Beak-hyung Cho ,  Du-eung Kim ,  Chang-han Choi ,  Yu-hwan Ro

IPC分类号： G11C29/44

CPC分类号： G11C13/0004 ,  G11C29/50 ,  G11C2029/1204 ,  G11C2029/5006

摘要： Provided is a method of testing a phase change random access memory (PRAM). The method may include providing a plurality of PRAM cells each coupled between each of a plurality of first lines and each of a plurality of second lines intersecting the first lines, selecting at least one of the plurality of first lines while deselecting the remaining first lines and the plurality of second lines, pre-charging the selected at least one of the plurality of first lines to a predetermined or given voltage level, and sensing a change in the voltage level of the selected first line while supplying a monitoring voltage to the selected first line.

摘要翻译： 提供了一种测试相变随机存取存储器（PRAM）的方法。 该方法可以包括提供多个PRAM单元，每个PRAM单元分别耦合在多个第一线中的每一条与多条第一线相交的多条第二线中的每条之间，同时选择多条第一条线中的至少一条，同时取消选择其余的第一条线， 所述多个第二线路将所选择的所述多个第一线路中的至少一个预充电到预定或给定的电压电平，并且感测所选择的第一线路的电压电平的变化，同时向所选择的第一线路提供监视电压 线。

公开(公告)号：US07746688B2

公开(公告)日：2010-06-29

申请号：US11933536

申请日：2007-11-01

申请人： Hye-jin Kim ,  Kwang-jin Lee ,  Du-eung Kim ,  Woo-yeong Cho ,  Chang-han Choi ,  Ki-won Lim

发明人： Hye-jin Kim ,  Kwang-jin Lee ,  Du-eung Kim ,  Woo-yeong Cho ,  Chang-han Choi ,  Ki-won Lim

IPC分类号： G11C11/00

CPC分类号： G11C8/06 ,  G11C8/10 ,  G11C13/0004 ,  G11C13/0064 ,  G11C13/0069 ,  G11C29/12005 ,  G11C29/50 ,  G11C2013/0083 ,  G11C2013/0092

摘要： A PRAM includes a memory cell array of phase change memory cells, and a write circuit receiving an externally provided first voltage and supplying a write pulse for writing data to the memory cells in a normal operation mode. The write circuit also receives an externally provided second voltage higher than the first voltage and supplies a firing pulse to at least one firing-failed phase change memory cell.

摘要翻译： PRAM包括相变存储单元的存储单元阵列和接收外部提供的第一电压的写入电路，并且在正常操作模式中提供用于将数据写入存储单元的写入脉冲。 写入电路还接收高于第一电压的外部提供的第二电压，并且向至少一个点火故障相变存储单元提供点火脉冲。

公开(公告)号：US07848165B2

公开(公告)日：2010-12-07

申请号：US12350344

申请日：2009-01-08

申请人： Chang-han Choi ,  Ho-keun Cho ,  Byung-gil Choi ,  Ki-sung Kim ,  Jong-chul Park ,  Jong-soo Seo

发明人： Chang-han Choi ,  Ho-keun Cho ,  Byung-gil Choi ,  Ki-sung Kim ,  Jong-chul Park ,  Jong-soo Seo

IPC分类号： G11C29/00

CPC分类号： G11C29/24 ,  G11C13/0004

摘要： A phase-change random access memory (PRAM) device includes a plurality of banks, a plurality of column redundancy cell arrays, and a plurality of column redundancy write drivers. Each of the plurality of column redundancy cell arrays corresponds to at least one of the banks. Each of the plurality of column redundancy write drivers corresponds to at least one of the column redundancy cell arrays. The column redundancy write drivers are configured to transmit respective redundancy test data to the corresponding ones of the column redundancy cell arrays in response to a test control signal, which may be activated in response to each program pulse for writing data. Related test and access methods are also discussed.

摘要翻译： 相变随机存取存储器（PRAM）装置包括多个存储体，多个列冗余单元阵列和多个列冗余写入驱动器。 多个列冗余单元阵列中的每一个对应于至少一个存储体。 多个列冗余写入驱动器中的每一个对应于列冗余单元阵列中的至少一个。 列冗余写入驱动器被配置为响应于可以响应于用于写入数据的每个编程脉冲激活的测试控制信号将相应的冗余测试数据发送到列冗余单元阵列中的对应的冗余测试数据。 还讨论了相关的测试和访问方法。

公开(公告)号：US20090175072A1

公开(公告)日：2009-07-09

申请号：US12350344

申请日：2009-01-08

申请人： Chang-han Choi ,  Ho-keun Cho ,  Byung-gil Choi ,  Ki-sung Kim ,  Jong-chul Park ,  Jong-soo Seo

发明人： Chang-han Choi ,  Ho-keun Cho ,  Byung-gil Choi ,  Ki-sung Kim ,  Jong-chul Park ,  Jong-soo Seo

IPC分类号： G11C11/00 ,  G11C8/00 ,  G11C29/00

CPC分类号： G11C29/24 ,  G11C13/0004

摘要： A phase-change random access memory (PRAM) device includes a plurality of banks, a plurality of column redundancy cell arrays, and a plurality of column redundancy write drivers. Each of the plurality of column redundancy cell arrays corresponds to at least one of the banks. Each of the plurality of column redundancy write drivers corresponds to at least one of the column redundancy cell arrays. The column redundancy write drivers are configured to transmit respective redundancy test data to the corresponding ones of the column redundancy cell arrays in response to a test control signal, which may be activated in response to each program pulse for writing data. Related test and access methods are also discussed.

摘要翻译： 相变随机存取存储器（PRAM）装置包括多个存储体，多个列冗余单元阵列和多个列冗余写入驱动器。 多个列冗余单元阵列中的每一个对应于至少一个存储体。 多个列冗余写入驱动器中的每一个对应于列冗余单元阵列中的至少一个。 列冗余写入驱动器被配置为响应于可以响应于用于写入数据的每个编程脉冲激活的测试控制信号将相应的冗余测试数据发送到列冗余单元阵列中的对应的冗余测试数据。 还讨论了相关的测试和访问方法。