公开(公告)号：US20100002481A1

公开(公告)日：2010-01-07

申请号：US12166311

申请日：2008-07-01

申请人： Chung H. Lam ,  Brian L. Ji ,  Robert K. Montoye ,  Bipin Rajendran

发明人： Chung H. Lam ,  Brian L. Ji ,  Robert K. Montoye ,  Bipin Rajendran

IPC分类号： G11C15/00 ,  G11C11/00

CPC分类号： G11C13/0004 ,  G11C15/046

摘要： Content addressable memory device utilizing phase change devices. An aspect of the content addressable memory device is the use of a comparatively lower power search-line access element and a comparatively higher power word-line access element. The word-line access element is only utilized during write operations and the search-line access element is only utilized during search operations. The word-line access element being electrically coupled to a second end of a phase change memory element and a word-line. The search-line access element also being electrically coupled to the second end of the phase change memory element and a search-line. The search-line being electrically coupled to a match-line. A bit-line is electrically coupled to a first end of the phase change memory element. Additionally, a complementary set of access elements, a complementary phase change memory element, a complementary search-line, and a complementary bit-line are also included in the content addressable memory device.

摘要翻译： 使用相变装置的内容寻址存储装置。 内容可寻址存储器件的一个方面是使用相对较低功率的搜索线访问元件和相对较高功率的字线访问元件。 字线访问元件仅在写入操作期间使用，并且搜索线访问元件仅在搜索操作期间被使用。 字线访问元件电耦合到相变存储器元件的第二端和字线。 搜索线访问元件还电耦合到相变存储元件的第二端和搜索线。 搜索线电耦合到匹配线。 位线电耦合到相变存储元件的第一端。 此外，内容可寻址存储器件中还包括互补的一组存取元件，互补相变存储器元件，互补搜索线和互补位线。

公开(公告)号：US20120120701A1

公开(公告)日：2012-05-17

申请号：US13350823

申请日：2012-01-16

申请人： Brian L. Ji ,  Chung H. Lam ,  Robert K. Montoye ,  Bipin Rajendran

发明人： Brian L. Ji ,  Chung H. Lam ,  Robert K. Montoye ,  Bipin Rajendran

IPC分类号： G11C15/00

CPC分类号： G11C15/046 ,  G11C13/0004

摘要： A content addressable memory device with a plurality of memory cells storing ternary data values of high, low, and don't care. An aspect of the content addressable memory device is the use of first memory elements and second memory elements in the memory cells. The first and second memory elements are electrically coupled in parallel circuit to a match-line. The first memory elements are coupled to first word-lines and the second memory elements are coupled to second word-lines. The first memory elements are configured to store low resistance states if the ternary data value is low and high resistance states if the ternary data value is either high or don't care. The second memory elements are configured to store the low resistance states if the ternary data value is high and the high resistance states if the ternary data value is either low or don't care.

摘要翻译： 一种具有多个存储单元的内容可寻址存储器件，其存储高，低和不关心的三进制数据值。 内容可寻址存储器件的一个方面是在存储器单元中使用第一存储器元件和第二存储器元件。 第一和第二存储器元件以并联电路电耦合到匹配线。 第一存储器元件耦合到第一字线，并且第二存储器元件耦合到第二字线。 如果三进制数据值低，则第一存储器元件被配置为存储低电阻状态，并且如果三进制数据值高或不在乎，则高电阻状态。 如果三进制数据值高，则第二存储器元件被配置为存储低电阻状态，并且如果三进制数据值为低或不关心，则存在高电阻状态。

公开(公告)号：US07751217B2

公开(公告)日：2010-07-06

申请号：US12166311

申请日：2008-07-01

申请人： Chung H. Lam ,  Brian L. Ji ,  Robert K. Montoye ,  Bipin Rajendran

发明人： Chung H. Lam ,  Brian L. Ji ,  Robert K. Montoye ,  Bipin Rajendran

IPC分类号： G11C15/00

CPC分类号： G11C13/0004 ,  G11C15/046

摘要： Content addressable memory device utilizing phase change devices. An aspect of the content addressable memory device is the use of a comparatively lower power search-line access element and a comparatively higher power word-line access element. The word-line access element is only utilized during write operations and the search-line access element is only utilized during search operations. The word-line access element being electrically coupled to a second end of a phase change memory element and a word-line. The search-line access element also being electrically coupled to the second end of the phase change memory element and a search-line. The search-line being electrically coupled to a match-line. A bit-line is electrically coupled to a first end of the phase change memory element. Additionally, a complementary set of access elements, a complementary phase change memory element, a complementary search-line, and a complementary bit-line are also included in the content addressable memory device.

摘要翻译： 使用相变装置的内容寻址存储装置。 内容可寻址存储器件的一个方面是使用相对较低功率的搜索线访问元件和相对较高功率的字线访问元件。 字线访问元件仅在写入操作期间使用，并且搜索线访问元件仅在搜索操作期间被使用。 字线访问元件电耦合到相变存储器元件的第二端和字线。 搜索线访问元件还电耦合到相变存储元件的第二端和搜索线。 搜索线电耦合到匹配线。 位线电耦合到相变存储元件的第一端。 此外，内容可寻址存储器件中还包括互补的一组存取元件，互补相变存储器元件，互补搜索线和互补位线。

公开(公告)号：US08120937B2

公开(公告)日：2012-02-21

申请号：US12399346

申请日：2009-03-06

申请人： Brian L. Ji ,  Chung H. Lam ,  Robert K. Montoye ,  Bipin Rajendran

发明人： Brian L. Ji ,  Chung H. Lam ,  Robert K. Montoye ,  Bipin Rajendran

IPC分类号： G11C10/00 ,  G11C11/00 ,  G11C11/56

CPC分类号： G11C15/046 ,  G11C13/0004

摘要： A content addressable memory device with a plurality of memory cells storing ternary data values of high, low, and don't care. An aspect of the content addressable memory device is the use of first memory elements and second memory elements in the memory cells. The first and second memory elements are electrically coupled in parallel circuit to a match-line. The first memory elements are coupled to first word-lines and the second memory elements are coupled to second word-lines. The first memory elements are configured to store low resistance states if the ternary data value is low and high resistance states if the ternary data value is either high or don't care. The second memory elements are configured to store the low resistance states if the ternary data value is high and the high resistance states if the ternary data value is either low or don't care.

摘要翻译： 一种具有多个存储单元的内容可寻址存储器件，其存储高，低和不关心的三进制数据值。 内容可寻址存储器件的一个方面是在存储器单元中使用第一存储器元件和第二存储器元件。 第一和第二存储器元件以并联电路电耦合到匹配线。 第一存储器元件耦合到第一字线，并且第二存储器元件耦合到第二字线。 如果三进制数据值低，则第一存储器元件被配置为存储低电阻状态，并且如果三进制数据值高或不在乎，则高电阻状态。 如果三进制数据值高，则第二存储器元件被配置为存储低电阻状态，并且如果三进制数据值为低或不关心，则存在高电阻状态。

公开(公告)号：US20100226161A1

公开(公告)日：2010-09-09

申请号：US12399346

申请日：2009-03-06

申请人： Brian L. Ji ,  Chung H. Lam ,  Robert K. Montoye ,  Bipin Rajendran

发明人： Brian L. Ji ,  Chung H. Lam ,  Robert K. Montoye ,  Bipin Rajendran

IPC分类号： G11C15/00 ,  G11C11/00 ,  G11C11/56

CPC分类号： G11C15/046 ,  G11C13/0004

摘要： A content addressable memory device with a plurality of memory cells storing ternary data values of high, low, and don't care. An aspect of the content addressable memory device is the use of first memory elements and second memory elements in the memory cells. The first and second memory elements are electrically coupled in parallel circuit to a match-line. The first memory elements are coupled to first word-lines and the second memory elements are coupled to second word-lines. The first memory elements are configured to store low resistance states if the ternary data value is low and high resistance states if the ternary data value is either high or don't care. The second memory elements are configured to store the low resistance states if the ternary data value is high and the high resistance states if the ternary data value is either low or don't care.

摘要翻译： 一种具有多个存储单元的内容可寻址存储器件，其存储高，低和不关心的三进制数据值。 内容可寻址存储器件的一个方面是在存储器单元中使用第一存储器元件和第二存储器元件。 第一和第二存储器元件以并联电路电耦合到匹配线。 第一存储器元件耦合到第一字线，并且第二存储器元件耦合到第二字线。 如果三进制数据值低，则第一存储器元件被配置为存储低电阻状态，并且如果三进制数据值高或不在乎，则高电阻状态。 如果三进制数据值高，则第二存储器元件被配置为存储低电阻状态，并且如果三进制数据值为低或不关心，则存在高电阻状态。

公开(公告)号：US20120262226A1

公开(公告)日：2012-10-18

申请号：US13532986

申请日：2012-06-26

申请人： Robert H. Dennard ,  Brian L. Ji ,  Robert K. Montoye

发明人： Robert H. Dennard ,  Brian L. Ji ,  Robert K. Montoye

IPC分类号： G05F1/10

CPC分类号： G11C5/145 ,  H02M3/07

摘要： An on-chip voltage conversion apparatus for integrated circuits includes a first capacitor; a first NFET device configured to selectively couple a first electrode of the first capacitor to a low side voltage rail of a first voltage domain; a first PFET device configured to selectively couple the first electrode of the first capacitor to a high side voltage rail of the first voltage domain; a second NFET device configured to selectively couple a second electrode of the first capacitor to a low side voltage rail of a second voltage domain, wherein the low side voltage rail of the second voltage domain corresponds to the high side voltage rail of the first voltage domain; and a second PFET device configured to selectively couple the second electrode of the first capacitor to a high side voltage rail of the second voltage domain.

摘要翻译： 集成电路的片上电压转换装置包括第一电容器; 第一NFET器件被配置为选择性地将第一电容器的第一电极耦合到第一电压域的低侧电压轨; 第一PFET器件，被配置为选择性地将第一电容器的第一电极耦合到第一电压域的高侧电压轨; 第二NFET器件，被配置为选择性地将第一电容器的第二电极耦合到第二电压域的低侧电压轨，其中第二电压域的低侧电压轨对应于第一电压域的高侧电压轨 ; 以及第二PFET器件，被配置为选择性地将第一电容器的第二电极耦合到第二电压域的高侧电压轨。

公开(公告)号：US20110298440A1

公开(公告)日：2011-12-08

申请号：US12794995

申请日：2010-06-07

申请人： Leland Chang ,  Robert H. Dennard ,  Brian L. Ji ,  Wing K. Luk ,  Robert K. Montoye

发明人： Leland Chang ,  Robert H. Dennard ,  Brian L. Ji ,  Wing K. Luk ,  Robert K. Montoye

IPC分类号： G05F5/00

CPC分类号： H02M3/07 ,  H02M2003/072

摘要： A low voltage signaling system for integrated circuits includes a first voltage domain operating at a nominal integrated circuit (IC) power supply voltage (Vdd) swing level at a signal transmitting end of a first chip, a second voltage domain having one or more transmission interconnect lines operating at a reduced voltage swing level with respect to the first voltage domain, and a third voltage domain at a signal receiving end of a second chip, the third voltage domain operating at the Vdd swing level; wherein an input signal originating from the first voltage domain is down converted to operate at the reduced voltage swing level for transmission over the second voltage domain, and wherein the third voltage domain senses the input signal transmitted over the second voltage domain and generates an output signal operating back up at the Vdd swing level.

摘要翻译： 用于集成电路的低电压信号系统包括在第一芯片的信号发射端处以标称集成电路（IC）电源电压（Vdd）摆幅电平操作的第一电压域，具有一个或多个传输互连的第二电压域 以相对于第一电压域的降低的电压摆动电平工作的线路，以及在第二芯片的信号接收端的第三电压域，以Vdd摆动电平工作的第三电压域; 其中源自所述第一电压域的输入信号被降频转换以在所述降低的电压摆幅电平下工作以在所述第二电压域上传输，并且其中所述第三电压域检测在所述第二电压域上传输的输入信号，并产生输出信号 以Vdd摆动水平运行。

公开(公告)号：US08059438B2

公开(公告)日：2011-11-15

申请号：US12549740

申请日：2009-08-28

申请人： Leland Chang ,  Gary S. Ditlow ,  Brian L. Ji ,  Robert K. Montoye

发明人： Leland Chang ,  Gary S. Ditlow ,  Brian L. Ji ,  Robert K. Montoye

IPC分类号： G11C15/00

CPC分类号： G11C15/046 ,  G11C7/1006 ,  G11C13/0004

摘要： A memory device for performing logical operations on two or more input variables includes a match line and first and second memory cells. The first and second memory cells collectively include a first, second, third and fourth memory element. The first, second, third and fourth memory elements may have either a first value or a second value programmed therein and wherein the first, second, third and fourth memory elements are programmed to either the high or low resistive values based on a particular logic function to be performed.

摘要翻译： 用于对两个或多个输入变量执行逻辑运算的存储器件包括匹配线和第一和第二存储器单元。 第一和第二存储单元集体地包括第一，第二，第三和第四存储元件。 第一，第二，第三和第四存储器元件可以具有在其中编程的第一值或第二值，并且其中基于特定逻辑功能将第一，第二，第三和第四存储器元件编程为高电阻值或低电阻值 被执行。

公开(公告)号：US07948782B2

公开(公告)日：2011-05-24

申请号：US12549772

申请日：2009-08-28

申请人： Leland Chang ,  Gary S. Ditlow ,  Brian L. Ji ,  Robert K. Montoye

发明人： Leland Chang ,  Gary S. Ditlow ,  Brian L. Ji ,  Robert K. Montoye

IPC分类号： G11C15/00

CPC分类号： G11C15/046 ,  G11C13/0004

摘要： A memory system includes a content addressable memory (CAM) including a plurality of match lines, each match line having a plurality of memory cells coupled thereto. The system also includes a match detector coupled to the CAM and a reference match line having a plurality of reference memory cells coupled thereto, the reference memory cells being of the same type and the memory cells. The system also includes a match line sensor coupled to the reference match line and the match detector that determines a characteristic of the reference match line and provides a timing signal to the match detector based on the characteristic.

摘要翻译： 存储器系统包括包括多个匹配线的内容可寻址存储器（CAM），每个匹配线具有耦合到其上的多个存储器单元。 该系统还包括耦合到CAM的匹配检测器和具有耦合到其上的多个参考存储器单元的参考匹配线，参考存储器单元是相同类型的存储器单元。 该系统还包括耦合到参考匹配线的匹配线传感器和匹配检测器，其确定参考匹配线的特性，并且基于该特性向匹配检测器提供定时信号。

公开(公告)号：US08629705B2

公开(公告)日：2014-01-14

申请号：US12794995

申请日：2010-06-07

申请人： Leland Chang ,  Robert H. Dennard ,  Brian L. Ji ,  Wing K. Luk ,  Robert K. Montoye

发明人： Leland Chang ,  Robert H. Dennard ,  Brian L. Ji ,  Wing K. Luk ,  Robert K. Montoye

IPC分类号： H03L5/00

CPC分类号： H02M3/07 ,  H02M2003/072

摘要： A low voltage signaling system for integrated circuits includes a first voltage domain operating at a nominal integrated circuit (IC) power supply voltage (Vdd) swing level at a signal transmitting end of a first chip, a second voltage domain having one or more transmission interconnect lines operating at a reduced voltage swing level with respect to the first voltage domain, and a third voltage domain at a signal receiving end of a second chip, the third voltage domain operating at the Vdd swing level; wherein an input signal originating from the first voltage domain is down converted to operate at the reduced voltage swing level for transmission over the second voltage domain, and wherein the third voltage domain senses the input signal transmitted over the second voltage domain and generates an output signal operating back up at the Vdd swing level.

摘要翻译： 用于集成电路的低电压信号系统包括在第一芯片的信号发射端处以标称集成电路（IC）电源电压（Vdd）摆幅电平操作的第一电压域，具有一个或多个传输互连的第二电压域 以相对于第一电压域的降低的电压摆动电平工作的线路，以及在第二芯片的信号接收端的第三电压域，以Vdd摆动电平工作的第三电压域; 其中源自所述第一电压域的输入信号被降频转换以在所述降低的电压摆幅电平下工作以在所述第二电压域上传输，并且其中所述第三电压域检测在所述第二电压域上传输的输入信号，并产生输出信号 以Vdd摆动水平运行。