公开(公告)号：US07409520B2

公开(公告)日：2008-08-05

申请号：US11042692

申请日：2005-01-25

申请人： Claude Basso ,  Jean Louis Calvignac ,  Chih-jen Chang ,  Gordon Taylor Davis ,  Harm Peter Hofstee ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

发明人： Claude Basso ,  Jean Louis Calvignac ,  Chih-jen Chang ,  Gordon Taylor Davis ,  Harm Peter Hofstee ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

IPC分类号： G06F12/00

CPC分类号： G06F9/3851 ,  G06F9/3802 ,  G06F9/4843

摘要： Systems and methods for distributing thread instructions in the pipeline of a multi-threading digital processor are disclosed. More particularly, hardware and software are disclosed for successively selecting threads in an ordered sequence for execution in the processor pipeline. If a thread to be selected cannot execute, then a complementary thread is selected for execution.

摘要翻译： 公开了在多线程数字处理器的流水线中分发线程指令的系统和方法。 更具体地，公开了硬件和软件，用于以有序序列连续选择线程以在处理器管线中执行。 如果要选择的线程无法执行，则选择补充线程执行。

公开(公告)号：US07953951B2

公开(公告)日：2011-05-31

申请号：US12124396

申请日：2008-05-21

申请人： Claude Basso ,  Jean Louis Calvignac ,  Chih-jen Chang ,  Gordon Taylor Davis ,  Harm Peter Hofstee ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

发明人： Claude Basso ,  Jean Louis Calvignac ,  Chih-jen Chang ,  Gordon Taylor Davis ,  Harm Peter Hofstee ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

IPC分类号： G06F12/00

CPC分类号： G06F9/3851 ,  G06F9/3802 ,  G06F9/4843

摘要： Systems and methods for distributing thread instructions in the pipeline of a multi-threading digital processor are disclosed. More particularly, hardware and software are disclosed for successively selecting threads in an ordered sequence for execution in the processor pipeline. If a thread to be selected cannot execute, then a complementary thread is selected for execution.

摘要翻译： 公开了在多线程数字处理器的流水线中分发线程指令的系统和方法。 更具体地，公开了硬件和软件，用于以有序序列连续选择线程以在处理器管线中执行。 如果要选择的线程无法执行，则选择补充线程执行。

公开(公告)号：US07469332B2

公开(公告)日：2008-12-23

申请号：US11070758

申请日：2005-03-02

申请人： Claude Basso ,  Jean Louis Calvignac ,  Chih-jen Chang ,  Harm Peter Hofstee ,  Jens Leenstra ,  Hans-Werner Tast ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

发明人： Claude Basso ,  Jean Louis Calvignac ,  Chih-jen Chang ,  Harm Peter Hofstee ,  Jens Leenstra ,  Hans-Werner Tast ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

IPC分类号： G06F9/355

CPC分类号： G06F12/0864

摘要： Systems and methods for adaptively mapping system memory address bits into an instruction tag and an index into the cache are disclosed. More particularly, hardware and software are disclosed for observing collisions that occur for a given mapping of system memory bits into a tag and an index. Based on the observations, an optimal mapping may be determined that minimizes collisions.

摘要翻译： 公开了用于将系统存储器地址位自适应地映射到指令标签和到高速缓存中的索引的系统和方法。 更具体地，公开了用于观察对于系统存储器位给定到标签和索引的映射而出现的冲突的硬件和软件。 基于观察结果，可以确定最小化碰撞的最佳映射。

公开(公告)号：US20080222394A1

公开(公告)日：2008-09-11

申请号：US12124396

申请日：2008-05-21

申请人： Claude Basso ,  Jean Louis Calvignac ,  Chih-jen Chang ,  Gordon Taylor David ,  Harm Peter Hofstee ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

发明人： Claude Basso ,  Jean Louis Calvignac ,  Chih-jen Chang ,  Gordon Taylor David ,  Harm Peter Hofstee ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

IPC分类号： G06F9/30

CPC分类号： G06F9/3851 ,  G06F9/3802 ,  G06F9/4843

摘要： Systems and methods for distributing thread instructions in the pipeline of a multi-threading digital processor are disclosed. More particularly, hardware and software are disclosed for successively selecting threads in an ordered sequence for execution in the processor pipeline. If a thread to be selected cannot execute, then a complementary thread is selected for execution.

摘要翻译： 公开了在多线程数字处理器的流水线中分发线程指令的系统和方法。 更具体地，公开了硬件和软件，用于以有序序列连续选择线程以在处理器管线中执行。 如果要选择的线程无法执行，则选择补充线程执行。

公开(公告)号：US07577151B2

公开(公告)日：2009-08-18

申请号：US11096571

申请日：2005-04-01

申请人： Claude Basso ,  Jean Louis Calvignac ,  Chih-Jen Chang ,  Philippe Damon ,  Natarajan Vaidhyanathan ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

发明人： Claude Basso ,  Jean Louis Calvignac ,  Chih-Jen Chang ,  Philippe Damon ,  Natarajan Vaidhyanathan ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

IPC分类号： H04L12/56

CPC分类号： H04L45/745 ,  H04L45/00 ,  H04L45/54

摘要： Method and apparatus for implementing use of a network connection table. In one aspect, searching for network connections includes receiving a packet, and zeroing particular fields of connection information from the packet if a new connection is to be established. The connection information is converted to an address for a location in a direct table using a table access process. The direct table stores patterns and reference information for new and existing connections. The connection information is compared with at least one pattern stored in the direct table at the address to find reference information for the received packet.

摘要翻译： 实现网络连接表使用的方法和装置。 在一个方面，搜索网络连接包括接收分组，并且如果要建立新的连接，则从分组归零特定的连接信息字段。 使用表访问进程将连接信息转换为直接表中的位置的地址。 直接表存储新连接和现有连接的模式和参考信息。 将连接信息与存储在地址中的直接表中的至少一个模式进行比较，以找到所接收的分组的参考信息。

公开(公告)号：US07881332B2

公开(公告)日：2011-02-01

申请号：US11097652

申请日：2005-04-01

申请人： Claude Basso ,  Jean Louis Calvignac ,  Chih-Jen Chang ,  Philippe Damon ,  Natarajan Vaidhyanathan ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

发明人： Claude Basso ,  Jean Louis Calvignac ,  Chih-Jen Chang ,  Philippe Damon ,  Natarajan Vaidhyanathan ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

IPC分类号： H04J3/16

CPC分类号： H04L12/40032 ,  H04L12/413 ,  H04L49/90 ,  H04L69/12 ,  H04L69/16 ,  H04L69/161 ,  H04L69/18 ,  H04L69/323 ,  H04L69/324

摘要： A system and method in accordance with the present invention allows for an adapter to be utilized in a server environment that can accommodate both a 10 G and a 1 G source utilizing the same pins. This is accomplished through the use of a high speed serializer/deserializer (high speed serdes) which can accommodate both data sources. The high speed serdes allows for the use of a relatively low reference clock speed on the NIC to provide the proper clocking of the data sources and also allows for different modes to be set to accommodate the different data sources. Finally the system allows for the adapter to use the same pins for multiple data sources.

摘要翻译： 根据本发明的系统和方法允许在可以使用相同引脚容纳10G和1G源的服务器环境中使用适配器。 这是通过使用可以容纳两个数据源的高速串行器/解串器（高速serdes）来实现的。 高速serdes允许在NIC上使用相对较低的参考时钟速度来提供数据源的适当时钟，并且还允许设置不同的模式以适应不同的数据源。 最后，该系统允许适配器为多个数据源使用相同的引脚。

公开(公告)号：US20090083611A1

公开(公告)日：2009-03-26

申请号：US12200985

申请日：2008-08-29

申请人： Claude BASSO ,  Jean Louis Calvignac ,  Chih-Jen Chang ,  Philippe Damon ,  Ronald Edward Fuhs ,  Natarajan Vaidhyanathan ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli ,  Scott Michael Willenborg

发明人： Claude BASSO ,  Jean Louis Calvignac ,  Chih-Jen Chang ,  Philippe Damon ,  Ronald Edward Fuhs ,  Natarajan Vaidhyanathan ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli ,  Scott Michael Willenborg

IPC分类号： G06F11/10

CPC分类号： H04L69/16 ,  H04L1/0041 ,  H04L1/0061 ,  H04L1/0072 ,  H04L69/161

摘要： Apparatus for providing a checksum in a network transmission. In one aspect of the invention, a checksum for a packet to be transmitted on a network is determined by retrieving packet information from a storage device, the packet information to be included in the packet to be transmitted. A blind checksum value is determined based on the retrieved packet information, and the blind checksum value is adjusted to a protocol checksum based on descriptor information describing the structure of the packet. The protocol checksum is inserted in the packet before the packet is transmitted.

摘要翻译： 用于在网络传输中提供校验和的装置。 在本发明的一个方面，通过从存储设备检索分组信息来确定要在网络上发送的分组的校验和，所述分组信息将包括在要发送的分组中。 基于检索的分组信息确定盲校验和值，并且基于描述分组的结构的描述符信息将盲校验和值调整为协议校验和。 在分组发送之前，协议校验和被插入到分组中。

公开(公告)号：US20080317027A1

公开(公告)日：2008-12-25

申请号：US12200970

申请日：2008-08-29

申请人： Claude BASSO ,  Jean Louis Calvignac ,  Chih-jen Chang ,  Philippe Damon ,  Natarajan Vaidhyanathan ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

发明人： Claude BASSO ,  Jean Louis Calvignac ,  Chih-jen Chang ,  Philippe Damon ,  Natarajan Vaidhyanathan ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

IPC分类号： H04L12/56 ,  H04L12/28

CPC分类号： H04L12/413 ,  H04L69/12 ,  H04L69/16 ,  H04L69/161 ,  H04L69/22 ,  H04L69/324

摘要： A system for reducing latency in a host Ethernet adapter (HEA) includes the following. First, the HEA receives a packet with an internet protocol (IP) header and data in the HEA. The HEA parses a connection identifier from the IP header and accesses a negative cache in the HEA to determine if the connection identifier is not in a memory external to the HEA. The HEA applies a default treatment to the packet if the connection identifier is not in the memory, thereby reducing latency by decreasing access to the memory.

摘要翻译： 用于减少主机以太网适配器（HEA）中的延迟的系统包括以下内容。 首先，HEA在HEA中接收到具有互联网协议（IP）头部和数据的分组。 HEA从IP头解析连接标识符，并访问HEA中的负缓存，以确定连接标识符是否不在HEA外部的存储器中。 如果连接标识符不在存储器中，则HEA对数据包应用默认处理，从而通过减少对存储器的访问来减少延迟。

公开(公告)号：US08225188B2

公开(公告)日：2012-07-17

申请号：US12200985

申请日：2008-08-29

申请人： Claude Basso ,  Jean Louis Calvignac ,  Chih-Jen Chang ,  Philippe Damon ,  Ronald Edward Fuhs ,  Natarajan Vaidhyanathan ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli ,  Scott Michael Willenborg

发明人： Claude Basso ,  Jean Louis Calvignac ,  Chih-Jen Chang ,  Philippe Damon ,  Ronald Edward Fuhs ,  Natarajan Vaidhyanathan ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli ,  Scott Michael Willenborg

IPC分类号： H03M13/00

CPC分类号： H04L69/16 ,  H04L1/0041 ,  H04L1/0061 ,  H04L1/0072 ,  H04L69/161

摘要： Apparatus for providing a checksum in a network transmission. In one aspect of the invention, a checksum for a packet to be transmitted on a network is determined by retrieving packet information from a storage device, the packet information to be included in the packet to be transmitted. A blind checksum value is determined based on the retrieved packet information, and the blind checksum value is adjusted to a protocol checksum based on descriptor information describing the structure of the packet. The protocol checksum is inserted in the packet before the packet is transmitted.

摘要翻译： 用于在网络传输中提供校验和的装置。 在本发明的一个方面，通过从存储设备检索分组信息来确定要在网络上发送的分组的校验和，所述分组信息将包括在要发送的分组中。 基于检索的分组信息确定盲校验和值，并且基于描述分组的结构的描述符信息将盲校验和值调整为协议校验和。 在分组发送之前，协议校验和被插入到分组中。

公开(公告)号：US07706409B2

公开(公告)日：2010-04-27

申请号：US11096365

申请日：2005-04-01

申请人： Claude Basso ,  Jean Louis Calvignac ,  Chih-Jen Chang ,  Philippe Damon ,  Natarajan Vaidhyanathan ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

发明人： Claude Basso ,  Jean Louis Calvignac ,  Chih-Jen Chang ,  Philippe Damon ,  Natarajan Vaidhyanathan ,  Fabrice Jean Verplanken ,  Colin Beaton Verrilli

IPC分类号： H04J3/24

CPC分类号： H04L1/0052 ,  H04L1/0061

摘要： A system and method for parsing, filtering, and computing the checksum in a host Ethernet adapter (HEA) that is coupled to a host. The method includes receiving a part of a frame, wherein a plurality of parts of a frame constitute a entire frame. Next, parse the part of a frame before receiving the entire frame. The HEA computes a checksum of the part of a frame. The HEA filters the part of a frame based on a logical, port-specific policy and transmits the checksum to the host.

摘要翻译： 用于在耦合到主机的主机以太网适配器（HEA）中解析，过滤和计算校验和的系统和方法。 该方法包括接收帧的一部分，其中帧的多个部分构成整个帧。 接下来，在接收整个帧之前解析帧的一部分。 HEA计算帧的一部分的校验和。 HEA基于逻辑，端口特定策略过滤帧的一部分，并将校验和传送到主机。