公开(公告)号：US07443712B2

公开(公告)日：2008-10-28

申请号：US11470958

申请日：2006-09-07

申请人： Colin Bill ,  Mark McClain ,  Michael VanBuskirk

发明人： Colin Bill ,  Mark McClain ,  Michael VanBuskirk

IPC分类号： G11C11/00

CPC分类号： G11C13/0069 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0097 ,  G11C2013/0076 ,  G11C2013/0078 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/79

摘要： A memory erase management system is provided, including providing a resistive change memory cell, coupling a first line to the resistive change memory cell, coupling a line buffer to the first line, providing a charge storage device coupled to the line buffer, and performing a single pulse erase of the resistive change memory cell by discharging a current from the charge storage device through the resistive change memory cell.

摘要翻译： 提供了一种存储器擦除管理系统，包括提供电阻变化存储单元，将第一行耦合到电阻变化存储单元，将行缓冲器耦合到第一行，提供耦合到行缓冲器的电荷存储装置，以及执行 通过从电荷存储装置通过电阻变化存储单元放电电流来对电阻变化存储单元进行单次脉冲擦除。

公开(公告)号：US20080062739A1

公开(公告)日：2008-03-13

申请号：US11470958

申请日：2006-09-07

申请人： Colin Bill ,  Mark McClain ,  Michael VanBuskirk

发明人： Colin Bill ,  Mark McClain ,  Michael VanBuskirk

IPC分类号： G11C7/00 ,  G11C11/00

CPC分类号： G11C13/0069 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0097 ,  G11C2013/0076 ,  G11C2013/0078 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/79

摘要： A memory erase management system is provided, including providing a resistive change memory cell, coupling a first line to the resistive change memory cell, coupling a line buffer to the first line, providing a charge storage device coupled to the line buffer, and performing a single pulse erase of the resistive change memory cell by discharging a current from the charge storage device through the resistive change memory cell.

摘要翻译： 提供了一种存储器擦除管理系统，包括提供电阻变化存储单元，将第一行耦合到电阻变化存储单元，将行缓冲器耦合到第一行，提供耦合到行缓冲器的电荷存储装置，以及执行 通过从电荷存储装置通过电阻变化存储单元放电电流来对电阻变化存储单元进行单次脉冲擦除。

公开(公告)号：US20090261367A1

公开(公告)日：2009-10-22

申请号：US12106180

申请日：2008-04-18

申请人： Michael VanBuskirk ,  Mark McClain

发明人： Michael VanBuskirk ,  Mark McClain

IPC分类号： H01L31/0232 ,  H01L21/8229

CPC分类号： H01L27/156 ,  G11C16/18

摘要： A method for providing an optical erase memory structure including: forming a metal-insulator-metal memory cell; positioning a light emitting diode adjacent to the metal-insulator-metal memory cell; and emitting a light emission from the light emitting diode for erasing the metal-insulator-metal memory cell.

摘要翻译： 一种用于提供光学擦除存储器结构的方法，包括：形成金属 - 绝缘体 - 金属存储单元; 将发光二极管邻近金属绝缘体金属存储单元定位; 并且从发光二极管发射光，以擦除金属 - 绝缘体 - 金属存储单元。

公开(公告)号：US07781806B2

公开(公告)日：2010-08-24

申请号：US12106180

申请日：2008-04-18

申请人： Michael VanBuskirk ,  Mark McClain

发明人： Michael VanBuskirk ,  Mark McClain

IPC分类号： H01L27/148

CPC分类号： H01L27/156 ,  G11C16/18

摘要： A method for providing an optical erase memory structure including: forming a metal-insulator-metal memory cell; positioning a light emitting diode adjacent to the metal-insulator-metal memory cell; and emitting a light emission from the light emitting diode for erasing the metal-insulator-metal memory cell.

摘要翻译： 一种用于提供光学擦除存储器结构的方法，包括：形成金属 - 绝缘体 - 金属存储单元; 将发光二极管邻近金属绝缘体金属存储单元定位; 并且从发光二极管发射光，以擦除金属 - 绝缘体 - 金属存储单元。

公开(公告)号：US20060095622A1

公开(公告)日：2006-05-04

申请号：US10975629

申请日：2004-10-28

申请人： Stephan Rosner ,  Mark McClain ,  Eugen Gershon

发明人： Stephan Rosner ,  Mark McClain ,  Eugen Gershon

IPC分类号： G06F13/00

CPC分类号： G06F13/4234 ,  Y02D10/14 ,  Y02D10/151

摘要： A system and method are disclosed for improved memory performance in a mobile device. A mobile device incorporating teachings disclosed herein may include, for example, a central processing unit (CPU) residing on a first chip. The mobile device may also include a memory system residing on a second chip. The memory system may include, for example, a memory controller and at least one type of memory combined in a single multi-chip package. The multi-chip package may effectively internalize higher pin count interfaces interconnecting the memory controller and the at least one type of memory. With some implementations, a high frequency, low pin-count external bus may form at least a portion of a link communicatively coupling the multi-chip package and the CPU. In practice, the high frequency, low pin-count external bus may physically connect to a bus interface residing on the first chip. The bus interface may be communicatively coupled to the CPU via an internal CPU bus also located on the first chip. In operation, the bus interface may provide bus translation between the high frequency, low pin-count external bus, and the internal CPU bus.

摘要翻译： 公开了用于改善移动设备中的存储器性能的系统和方法。 结合本文公开的教导的移动设备可以包括例如驻留在第一芯片上的中央处理单元（CPU）。 移动设备还可以包括驻留在第二芯片上的存储器系统。 存储器系统可以包括例如存储器控制器和组合在单个多芯片封装中的至少一种类型的存储器。 多芯片封装可以有效地内部化互连存储器控制器和至少一种类型存储器的更高引脚数接口。 通过一些实现，高频，低引脚数的外部总线可以形成通信地耦合多芯片封装和CPU的链路的至少一部分。 实际上，高频，低引脚数的外部总线可以物理连接到驻留在第一芯片上的总线接口。 总线接口可以经由也位于第一芯片上的内部CPU总线通信地耦合到CPU。 在运行中，总线接口可以在高频，低引脚数外部总线和内部CPU总线之间提供总线转换。