利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

31 条记录 (耗时 0.034 秒)

    Method and system of copying a memory area between processor elements for lock-step execution
    3.
    发明授权
    Method and system of copying a memory area between processor elements for lock-step execution 有权
    在处理器元件之间复制存储区域以进行锁步执行的方法和系统

    公开(公告)号：US07933966B2

    公开(公告)日：2011-04-26

    申请号：US11114318

    申请日：2005-04-26

    申请人： Thomas J. Kondo ,  Robert L. Jardine ,  James S. Klecka ,  William F. Bruckert ,  David J. Garcia ,  James R. Smullen ,  Patrick H. Barnes

    发明人： Thomas J. Kondo ,  Robert L. Jardine ,  James S. Klecka ,  William F. Bruckert ,  David J. Garcia ,  James R. Smullen ,  Patrick H. Barnes

    IPC分类号： G06F15/167

    CPC分类号： G06F11/1658 ,  G06F9/3824 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3885 ,  G06F11/1683 ,  G06F11/1687 ,  G06F11/185

    摘要： A method and system of copying a memory area between processor elements for lock-step execution. At least some of the illustrative embodiments may be a method comprising executing duplicate copies of a first program in a first processor of a first multiprocessor computer system and in a first processor of a second multiprocessor computer system (the executing substantially in lock-step), executing a second program in a second processor element of the first multiprocessor computer system (the first and second processors of the first multiprocessor computer system sharing an input/output (I/O) bridge), copying a memory area of the second program executing in the second processor element of the first multiprocessor computer system to a memory of a second processor element in the second multiprocessor computer system while the duplicate copies of the first program are executing in the first processor elements, and then executing duplicate copies of the second program in the second processors in lock-step.

    摘要翻译： 在处理器元件之间复制存储区域以进行锁步执行的方法和系统。 示例性实施例中的至少一些可以是包括在第一多处理器计算机系统的第一处理器和第二多处理器计算机系统的第一处理器中执行第一程序的重复副本（执行基本上是锁定步骤）的方法， 在第一多处理器计算机系统的第二处理器元件（共享输入/输出（I / O）桥的第一多处理器计算机系统的第一和第二处理器）中执行第二程序，复制第二程序中执行的第二程序的存储区域 所述第一多处理器计算机系统的第二处理器元件到所述第二多处理器计算机系统中的第二处理器元件的存储器，同时所述第一程序的副本在所述第一处理器元件中执行，然后执行所述第二程序的副本 第二个处理器在锁步。

    Method and system of exchanging information between processors
    5.
    发明授权
    Method and system of exchanging information between processors 有权
    处理器之间交换信息的方法和系统

    公开(公告)号：US08799706B2

    公开(公告)日：2014-08-05

    申请号：US11042985

    申请日：2005-01-25

    申请人： William F. Bruckert ,  David J. Garcia ,  Thomas A. Heynemann ,  James S. Klecka ,  Jeffrey A. Sprouse

    发明人： William F. Bruckert ,  David J. Garcia ,  Thomas A. Heynemann ,  James S. Klecka ,  Jeffrey A. Sprouse

    IPC分类号： G06F11/00

    CPC分类号： G06F11/1687 ,  G06F11/1645

    摘要： A method and system of exchanging information between processors. At least some of the illustrative embodiments may be a method comprising exchanging information between a plurality of processors by writing (by a first processor) a first datum to a logic device and then continuing processing of a user program by the first processor, writing (by a second processor) a second datum to the logic device and then continuing processing of a user program by the second processor, and writing (by the logic device) the first and second datum to each of the first and second processors after all the processors have written their respective datum to the logic device.

    摘要翻译： 一种在处理器之间交换信息的方法和系统。 说明性实施例中的至少一些可以是一种方法，包括通过将（第一处理器）第一数据写入逻辑设备，然后由第一处理器继续处理用户程序，在多个处理器之间交换信息，由（第 第二处理器）到逻辑设备的第二数据，然后由第二处理器继续处理用户程序，并且在所有处理器具有第一处理器和第二处理器之后，通过逻辑器件将第一和第二数据写入第一和第二处理器 将其各自的基准写入逻辑设备。

    Method and system of a persistent memory
    6.
    发明申请
    Method and system of a persistent memory 审中-公开
    持久记忆的方法和系统

    公开(公告)号：US20070282967A1

    公开(公告)日：2007-12-06

    申请号：US11446621

    申请日：2006-06-05

    申请人： Samuel A. Fineberg ,  Pankaj Mehra ,  David J. Garcia ,  William F. Bruckert

    发明人： Samuel A. Fineberg ,  Pankaj Mehra ,  David J. Garcia ,  William F. Bruckert

    IPC分类号： G06F15/167 ,  G06F13/28

    CPC分类号： G06F11/184 ,  G06F11/1641 ,  G06F11/165 ,  G06F11/1658

    摘要： A method and system of implementing a persistent memory. At least some of the illustrative embodiments are a system comprising a first computer slice comprising a memory, a second computer slice comprising a memory (the second computer slice coupled to the first computer slice by way of a communication network at least partially external to each computer slice), and a persistent memory comprising at least a portion of the memory of each computer slice (the portion of the memory of the first computer slice storing a duplicate copy of data stored in the portion of the memory of the second computer slice). The persistent memory is accessible to an application program through the communication network.

    摘要翻译： 实现持久存储器的方法和系统。 示例性实施例中的至少一些是包括包括存储器的第一计算机切片的系统，包括存储器的第二计算机切片（通过通信网络耦合到第一计算机切片的第二计算机切片，每个计算机至少部分地在外部） 切片）以及持久存储器，其包括每个计算机切片的存储器的至少一部分（存储在第二计算机切片的存储器的部分中的数据的副本的第一计算机切片的存储器的部分）。 持久存储器可通过通信网络访问应用程序。

    Tuning core voltages of processors
    7.
    发明授权
    Tuning core voltages of processors 有权
    调整处理器的核心电压

    公开(公告)号：US07516358B2

    公开(公告)日：2009-04-07

    申请号：US11312201

    申请日：2005-12-20

    申请人： Juerg Haefliger ,  William F. Bruckert ,  James S. Klecka

    发明人： Juerg Haefliger ,  William F. Bruckert ,  James S. Klecka

    IPC分类号： G06F11/00

    CPC分类号： G06F11/24

    摘要： A method, apparatus, and system are disclosed for tuning core voltages of processors. One embodiment is a method for software execution. The method includes varying core voltages of plural processors operating in lockstep to determine an operating range for each of the plural processors, and adjusting the core voltages of the plural processors within the operating range to tune the plural processors.

    摘要翻译： 公开了一种用于调整处理器的核心电压的方法，装置和系统。 一个实施例是用于软件执行的方法。 该方法包括改变在锁步骤中操作的多个处理器的核心电压，以确定多个处理器中的每一个的操作范围，以及调整该操作范围内的多个处理器的核心电压以调谐多个处理器。

    Method and system for presenting an interrupt request to processors executing in lock step
    8.
    发明授权
    Method and system for presenting an interrupt request to processors executing in lock step 有权
    向锁定步骤中执行的处理器呈现中断请求的方法和系统

    公开(公告)号：US08103861B2

    公开(公告)日：2012-01-24

    申请号：US11346736

    申请日：2006-02-03

    申请人： James S. Klecka ,  William F. Bruckert ,  Mihai Damian ,  Peter A. Reynolds ,  Dale E. Southgate

    发明人： James S. Klecka ,  William F. Bruckert ,  Mihai Damian ,  Peter A. Reynolds ,  Dale E. Southgate

    IPC分类号： G06F9/00

    CPC分类号： G06F9/4812 ,  G06F9/52

    摘要： A method and system of presenting an interrupt request to processors executing in lock step. At least some of the illustrative embodiments are computer systems comprising a first processor configured to execute a program, a second processor configured to execute a duplicate copy of the program in lock step with the first processor, and a logic device coupled to the processors. The logic device is configured to present an interrupt request to the processors when the processors are at substantially the same computational point in the program.

    摘要翻译： 向锁定步骤中执行的处理器呈现中断请求的方法和系统。 示例性实施例中的至少一些是包括被配置为执行程序的第一处理器的计算机系统，被配置为以与第一处理器锁定的步骤中的程序的副本执行的第二处理器以及耦合到处理器的逻辑设备。 逻辑设备被配置为当处理器在程序中基本相同的计算点时向处理器呈现中断请求。

    Method and system of determining the execution point of programs executed in lock step
    9.
    发明授权
    Method and system of determining the execution point of programs executed in lock step 有权
    确定在锁定步骤中执行的程序的执行点的方法和系统

    公开(公告)号：US07730350B2

    公开(公告)日：2010-06-01

    申请号：US11346737

    申请日：2006-02-03

    申请人： Dale E. Southgate ,  Mihai Damian ,  Peter A. Reynolds ,  William F. Bruckert ,  James S. Klecka

    发明人： Dale E. Southgate ,  Mihai Damian ,  Peter A. Reynolds ,  William F. Bruckert ,  James S. Klecka

    IPC分类号： G06F11/00

    CPC分类号： G06F11/1641 ,  G06F11/1691

    摘要： A method and system of determining the execution point of programs executed in lock step. At least some of the illustrative embodiments are computer systems comprising a first processor that executes a program, and a second processor that executes a duplicate copy of the program in lock step with the first processor. After receipt of a duplicate copy of an interrupt request by each processor, the first processor determines the execution point in its program relative to the execution point of the duplicate copy of the program executed by the second processor.

    摘要翻译： 确定在锁定步骤中执行的程序的执行点的方法和系统。 示例性实施例中的至少一些是包括执行程序的第一处理器的计算机系统和与第一处理器在锁定步骤中执行程序的副本的第二处理器。 在每个处理器接收到中断请求的副本之后，第一处理器确定其程序中相对于由第二处理器执行的程序的副本的执行点的执行点。

    Method and system of bringing processors to the same computational point
    10.
    发明授权
    Method and system of bringing processors to the same computational point 失效
    将处理器带到同一个计算点的方法和系统

    公开(公告)号：US07549082B2

    公开(公告)日：2009-06-16

    申请号：US11350315

    申请日：2006-02-03

    申请人： Dale E. Southgate ,  Mihai Damian ,  Peter A. Reynolds ,  William F. Bruckert ,  James S. Klecka

    发明人： Dale E. Southgate ,  Mihai Damian ,  Peter A. Reynolds ,  William F. Bruckert ,  James S. Klecka

    IPC分类号： G06F11/00

    CPC分类号： G05B19/0428 ,  G05B2219/24187

    摘要： A method and system of bringing processors to the same computational point. At least some of the illustrative embodiments are computer systems comprising a first processor executing a program, a second processor executing a duplicate copy of the program (but at different computational points in the program), and a shared main memory coupled to the first and second processors. When the processors each receive duplicate copies of an interrupt request, the processors are configured to bring their respective programs to the same computational points prior to servicing the interrupt request.

    摘要翻译： 将处理器带到同一个计算点的方法和系统。 至少一些说明性实施例是包括执行程序的第一处理器，执行程序的重复副本（但在程序中的不同计算点处）的第二处理器的计算机系统以及耦合到第一和第二 处理器。 当处理器每个接收到中断请求的重复副本时，处理器被配置为在服务中断请求之前将它们各自的程序带到相同的计算点。