公开(公告)号：US06240479B1

公开(公告)日：2001-05-29

申请号：US09127459

申请日：1998-07-31

申请人： Michael Dean Snyder ,  David William Todd ,  Brian Keith Reynolds ,  Michael Julio Garcia

发明人： Michael Dean Snyder ,  David William Todd ,  Brian Keith Reynolds ,  Michael Julio Garcia

IPC分类号： G06F13362

CPC分类号： G06F13/364

摘要： A bus protocol for a split bus (50, 60) where each device (10, 20, 30) coupled to the bus has an age-based queue (12, 24, 34) of pending transactions. Queues are updated as transactions are executed. A central arbiter (40) has a copy of each device's queue (44). A priority transaction is determined from among all the queues in the arbiter. A data transaction index (DTI) is broadcast during the data tenure to all devices indicating the position in the queue of the next transaction. The index allows out-of-order data transfers without the provision of a static tag during the address tenure. Queues maintain a history of pending transactions. In one embodiment, each device receives a separate data bus grant (DBG), allowing a single provision of the index to both a source and a sink device.

摘要翻译： 一种用于分离总线（50,60）的总线协议，其中耦合到所述总线的每个设备（10,20,30）具有未决事务的基于年龄的队列（12,24,34）。 队列随着交易的执行而更新。 中央仲裁器（40）具有每个设备队列的副本（44）。 从仲裁器中的所有队列中确定优先级事务。 数据交换索引（DTI）在数据期间广播到所有设备，指示下一个事务的队列中的位置。 该索引允许在地址持有期间不提供静态标签的无序数据传输。 队列保留待处理交易的历史。 在一个实施例中，每个设备接收单独的数据总线许可（DBG），允许向源设备和宿设备单独提供索引。

公开(公告)号：US6163835A

公开(公告)日：2000-12-19

申请号：US110351

申请日：1998-07-06

申请人： David William Todd ,  Michael Dean Snyder ,  Brian Keith Reynolds ,  Michael Julio Garcia

发明人： David William Todd ,  Michael Dean Snyder ,  Brian Keith Reynolds ,  Michael Julio Garcia

IPC分类号： G06F13/36 ,  G06F12/08 ,  G06F13/16 ,  G06F13/38 ,  G06F13/42 ,  G06F15/17 ,  G06F15/16

CPC分类号： G06F12/0833 ,  G06F15/17

摘要： A method of transferring data between a slave device (20) in communication with a processor interface bus (34) where the processor interface bus is in communication with a master device (12) including receiving an address from the processor interface bus (34) where the address was provided by the master device (block 302). A first signal is asserted (blocks 318 and 324) on the processor interface bus (34) to indicate that the slave device (20) is servicing a data transfer transaction. A second signal is asserted (block 320) on the processor interface bus (34) to indicate whether data to be transferred using the processor interface bus (34) is to be stored in main memory (36) by a main memory controller (32) in communication with the processor interface bus (34). The data is transferred (block 326) between the slave device (20) and the processor interface bus (34).

摘要翻译： 一种在与处理器接口总线（34）通信的从设备（20）之间传送数据的方法，其中处理器接口总线与主设备（12）通信，包括从处理器接口总线（34）接收地址，其中处理器接口总线 地址由主设备提供（框302）。 处理器接口总线（34）上的第一信号被断言（框318和324）以指示从设备（20）正在服务于数据传输事务。 在处理器接口总线（34）上确定第二信号（方框320），以指示是否将使用处理器接口总线（34）传输的数据由主存储器控制器（32）存储在主存储器（36） 与处理器接口总线（34）通信。 在从设备（20）和处理器接口总线（34）之间传送数据（方框326）。