公开(公告)号：US08694758B2

公开(公告)日：2014-04-08

申请号：US11965667

申请日：2007-12-27

申请人： Doron Orenstien ,  Zeev Sperber ,  Robert Valentine ,  Benny Eitan

发明人： Doron Orenstien ,  Zeev Sperber ,  Robert Valentine ,  Benny Eitan

IPC分类号： G06F9/34

CPC分类号： G06F9/30043 ,  G06F9/30036 ,  G06F9/30112 ,  G06F9/30181 ,  G06F9/3824 ,  G06F9/3885

摘要： When legacy instructions, that can only operate on smaller registers, are mixed with new instructions in a processor with larger registers, special handling and architecture are used to prevent the legacy instructions from causing problems with the data in the upper portion of the registers, i.e., the portion that they cannot directly access. In some embodiments, the upper portion of the registers are saved to temporary storage while the legacy instructions are operating, and restored to the upper portion of the registers when the new instructions are operating. A special instruction may also be used to disable this save/restore operation if the new instruction are not going to use the upper part of the registers.

摘要翻译： 当只能在较小寄存器上运行的传统指令与具有较大寄存器的处理器中的新指令混合时，使用特殊处理和架构来防止遗留指令在寄存器上部的数据引起问题，即 ，他们不能直接访问的部分。 在一些实施例中，当旧指令正在操作时，寄存器的上部保存到临时存储器中，并且当新指令正在操作时将寄存器的上部部分恢复到寄存器的上部。 如果新指令不会使用寄存器的上半部分，也可以使用特殊指令禁用此保存/恢复操作。

公开(公告)号：US20090172363A1

公开(公告)日：2009-07-02

申请号：US11965667

申请日：2007-12-27

申请人： Doron Orenstien ,  Zeev Sperber ,  Robert Valentine ,  Benny Eitan

发明人： Doron Orenstien ,  Zeev Sperber ,  Robert Valentine ,  Benny Eitan

IPC分类号： G06F9/312

CPC分类号： G06F9/30043 ,  G06F9/30036 ,  G06F9/30112 ,  G06F9/30181 ,  G06F9/3824 ,  G06F9/3885

摘要： When legacy instructions, that can only operate on smaller registers, are mixed with new instructions in a processor with larger registers, special handling and architecture are used to prevent the legacy instructions from causing problems with the data in the upper portion of the registers, i.e., the portion that they cannot directly access. In some embodiments, the upper portion of the registers are saved to temporary storage while the legacy instructions are operating, and restored to the upper portion of the registers when the new instructions are operating. A special instruction may also be used to disable this save/restore operation if the new instruction are not going to use the upper part of the registers.

摘要翻译： 当只能在较小寄存器上运行的传统指令与具有较大寄存器的处理器中的新指令混合时，使用特殊处理和架构来防止遗留指令在寄存器上部的数据引起问题，即 ，他们不能直接访问的部分。 在一些实施例中，当旧指令正在操作时，寄存器的上部保存到临时存储器中，并且当新指令正在操作时将寄存器的上部部分恢复到寄存器的上部。 如果新指令不会使用寄存器的上半部分，也可以使用特殊指令禁用此保存/恢复操作。

公开(公告)号：US07882325B2

公开(公告)日：2011-02-01

申请号：US11963295

申请日：2007-12-21

申请人： Zeev Sperber ,  Robert Valentine ,  Ehud Cohen ,  Doron Orenstien ,  Benny Eitan

发明人： Zeev Sperber ,  Robert Valentine ,  Ehud Cohen ,  Doron Orenstien ,  Benny Eitan

IPC分类号： G06F12/04

CPC分类号： G06F9/30043 ,  G06F9/30036 ,  G06F9/30145 ,  G06F9/3806 ,  G06F9/3808 ,  G06F9/3834 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3875 ,  G06F9/3887

摘要： A single micro-instruction to perform either an N-bit or a 2N-bit load is provided. A microprocessor having an N-bit load port performs either an N-bit load or a 2N-bit load in a single cycle with the same micro-instruction being used for both the N-bit and the 2N-bit load.

摘要翻译： 提供执行N位或2N位负载的单个微指令。 具有N位负载端口的微处理器在单个周期中执行N位负载或2N位负载，同时使用相同的微指令用于N位和2N位负载。

公开(公告)号：US20090172365A1

公开(公告)日：2009-07-02

申请号：US12005575

申请日：2007-12-27

申请人： Doron Orenstien ,  Zeev Sperber ,  Bob Valentine ,  Benny Eitan

发明人： Doron Orenstien ,  Zeev Sperber ,  Bob Valentine ,  Benny Eitan

IPC分类号： G06F9/312

CPC分类号： G06F9/30043 ,  G06F9/30018 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30072 ,  G06F9/30145 ,  G06F9/3842 ,  G06F9/3861 ,  G06F15/8061

摘要： In one embodiment, logic is provided to receive and execute a mask move instruction to transfer a vector data element including a plurality of packed data elements from a source location to a destination location, subject to mask information for the instruction. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，提供逻辑以接收和执行掩码移动指令，以将包含多个打包数据元素的向量数据元素从源位置传送到目的地位置，并经受指令的掩码信息。 描述和要求保护其他实施例。

公开(公告)号：US09529592B2

公开(公告)日：2016-12-27

申请号：US12005575

申请日：2007-12-27

申请人： Doron Orenstien ,  Zeev Sperber ,  Bob Valentine ,  Benny Eitan

发明人： Doron Orenstien ,  Zeev Sperber ,  Bob Valentine ,  Benny Eitan

IPC分类号： G06F9/312 ,  G06F9/30 ,  G06F9/38 ,  G06F15/80

CPC分类号： G06F9/30043 ,  G06F9/30018 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30072 ,  G06F9/30145 ,  G06F9/3842 ,  G06F9/3861 ,  G06F15/8061

摘要： In one embodiment, logic is provided to receive and execute a mask move instruction to transfer a vector data element including a plurality of packed data elements from a source location to a destination location, subject to mask information for the instruction, such that only portions of the plurality of packed data elements are transferred to the destination location. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，提供逻辑以接收和执行掩码移动指令，以将包含多个打包数据元素的向量数据元素从源位置传送到目的地位置，经受指令的掩码信息，使得只有部分 多个打包数据元素被传送到目的地位置。 描述和要求保护其他实施例。

公开(公告)号：US08078836B2

公开(公告)日：2011-12-13

申请号：US11967211

申请日：2007-12-30

申请人： Zeev Sperber ,  Robert Valentine ,  Benny Eitan ,  Doron Orenstein

发明人： Zeev Sperber ,  Robert Valentine ,  Benny Eitan ,  Doron Orenstein

IPC分类号： G06F15/16

CPC分类号： G06F9/30032 ,  G06F9/30036 ,  G06F9/3885 ,  G06F9/3887

摘要： In-lane vector shuffle operations are described. In one embodiment a shuffle instruction specifies a field of per-lane control bits, a source operand and a destination operand, these operands having corresponding lanes, each lane divided into corresponding portions of multiple data elements. Sets of data elements are selected from corresponding portions of every lane of the source operand according to per-lane control bits. Elements of these sets are copied to specified fields in corresponding portions of every lane of the destination operand. Another embodiment of the shuffle instruction also specifies a second source operand, all operands having corresponding lanes divided into multiple data elements. A set selected according to per-lane control bits contains data elements from every lane portion of a first source operand and data elements from every corresponding lane portion of the second source operand. Set elements are copied to specified fields in every lane of the destination operand.

摘要翻译： 描述车道内向量随机操作。 在一个实施例中，混洗指令指定每通道控制位，源操作数和目的地操作数的字段，这些操作数具有相应的通道，每个通道被划分为多个数据元素的相应部分。 根据每通道控制位，从源操作数的每个通道的相应部分中选择数据元素的集合。 这些集合的元素被复制到目标操作数的每个通道的相应部分中的指定字段。 混洗指令的另一实施例还指定第二源操作数，所有操作数具有被划分为多个数据元素的相应通道。 根据每通道控制位选择的集合包含来自第一源操作数的每个通道部分的数据元素和来自第二源操作数的每个对应通道部分的数据元素。 将元素复制到目标操作数的每个通道中的指定字段。

公开(公告)号：US20110307687A1

公开(公告)日：2011-12-15

申请号：US13219418

申请日：2011-08-26

申请人： ZEEV SPERBER ,  Robert Valentine ,  Benny Eitan ,  Doron Orenstein

发明人： ZEEV SPERBER ,  Robert Valentine ,  Benny Eitan ,  Doron Orenstein

IPC分类号： G06F9/30

CPC分类号： G06F9/30032 ,  G06F9/30036 ,  G06F9/3885 ,  G06F9/3887

摘要： In-lane vector shuffle operations are described. In one embodiment a shuffle instruction specifies a field of per-lane control bits, a source operand and a destination operand, these operands having corresponding lanes, each lane divided into corresponding portions of multiple data elements. Sets of data elements are selected from corresponding portions of every lane of the source operand according to per-lane control bits. Elements of these sets are copied to specified fields in corresponding portions of every lane of the destination operand. Another embodiment of the shuffle instruction also specifies a second source operand, all operands having corresponding lanes divided into multiple data elements. A set selected according to per-lane control bits contains data elements from every lane portion of a first source operand and data elements from every corresponding lane portion of the second source operand. Set elements are copied to specified fields in every lane of the destination operand.

摘要翻译： 描述车道内向量随机操作。 在一个实施例中，混洗指令指定每通道控制位，源操作数和目的地操作数的字段，这些操作数具有相应的通道，每个通道被划分为多个数据元素的相应部分。 根据每通道控制位，从源操作数的每个通道的相应部分中选择数据元素的集合。 这些集合的元素被复制到目标操作数的每个通道的相应部分中的指定字段。 混洗指令的另一实施例还指定第二源操作数，所有操作数具有被划分为多个数据元素的相应通道。 根据每通道控制位选择的集合包含来自第一源操作数的每个通道部分的数据元素和来自第二源操作数的每个对应通道部分的数据元素。 将元素复制到目标操作数的每个通道中的指定字段。

公开(公告)号：US20090164763A1

公开(公告)日：2009-06-25

申请号：US11963295

申请日：2007-12-21

申请人： Zeev Sperber ,  Robert Valentine ,  Ehud Cohen ,  Doron Orenstlen ,  Benny Eitan

发明人： Zeev Sperber ,  Robert Valentine ,  Ehud Cohen ,  Doron Orenstlen ,  Benny Eitan

IPC分类号： G06F9/30

CPC分类号： G06F9/30043 ,  G06F9/30036 ,  G06F9/30145 ,  G06F9/3806 ,  G06F9/3808 ,  G06F9/3834 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3875 ,  G06F9/3887

摘要： A single micro-instruction to perform either an N-bit or a 2N-bit load is provided. A microprocessor having an N-bit load port performs either an N-bit load or a 2N-bit load in a single cycle with the same micro-instruction being used for both the N-bit and the 2N-bit load.

摘要翻译： 提供执行N位或2N位负载的单个微指令。 具有N位负载端口的微处理器在单个周期中执行N位负载或2N位负载，同时使用相同的微指令用于N位和2N位负载。

公开(公告)号：US08914613B2

公开(公告)日：2014-12-16

申请号：US13219418

申请日：2011-08-26

申请人： Zeev Sperber ,  Robert Valentine ,  Benny Eitan ,  Doron Orenstein

发明人： Zeev Sperber ,  Robert Valentine ,  Benny Eitan ,  Doron Orenstein

IPC分类号： G06F15/16 ,  G06F9/30 ,  G06F9/38

CPC分类号： G06F9/30032 ,  G06F9/30036 ,  G06F9/3885 ,  G06F9/3887

摘要： In-lane vector shuffle operations are described. In one embodiment a shuffle instruction specifies a field of per-lane control bits, a source operand and a destination operand, these operands having corresponding lanes, each lane divided into corresponding portions of multiple data elements. Sets of data elements are selected from corresponding portions of every lane of the source operand according to per-lane control bits. Elements of these sets are copied to specified fields in corresponding portions of every lane of the destination operand. Another embodiment of the shuffle instruction also specifies a second source operand, all operands having corresponding lanes divided into multiple data elements. A set selected according to per-lane control bits contains data elements from every lane portion of a first source operand and data elements from every corresponding lane portion of the second source operand. Set elements are copied to specified fields in every lane of the destination operand.

摘要翻译： 描述车道内向量随机操作。 在一个实施例中，混洗指令指定每通道控制位，源操作数和目的地操作数的字段，这些操作数具有相应的通道，每个通道被划分为多个数据元素的相应部分。 根据每通道控制位，从源操作数的每个通道的相应部分中选择数据元素的集合。 这些集合的元素被复制到目标操作数的每个通道的相应部分中的指定字段。 混洗指令的另一实施例还指定第二源操作数，所有操作数具有被划分为多个数据元素的相应通道。 根据每通道控制位选择的集合包含来自第一源操作数的每个通道部分的数据元素和来自第二源操作数的每个对应通道部分的数据元素。 将元素复制到目标操作数的每个通道中的指定字段。

公开(公告)号：US20130212360A1

公开(公告)日：2013-08-15

申请号：US13838048

申请日：2013-03-15

申请人： Zeev Sperber ,  Robert Valentine ,  Benny Eitan ,  Doron Orenstein

发明人： Zeev Sperber ,  Robert Valentine ,  Benny Eitan ,  Doron Orenstein

IPC分类号： G06F9/30

CPC分类号： G06F9/30032 ,  G06F9/30036 ,  G06F9/3885 ,  G06F9/3887

摘要： In-lane vector shuffle operations are described. In one embodiment a shuffle instruction specifies a field of per-lane control bits, a source operand and a destination operand, these operands having corresponding lanes, each lane divided into corresponding portions of multiple data elements. Sets of data elements are selected from corresponding portions of every lane of the source operand according to per-lane control bits. Elements of these sets are copied to specified fields in corresponding portions of every lane of the destination operand. Another embodiment of the shuffle instruction also specifies a second source operand, all operands having corresponding lanes divided into multiple data elements. A set selected according to per-lane control bits contains data elements from every lane portion of a first source operand and data elements from every corresponding lane portion of the second source operand. Set elements are copied to specified fields in every lane of the destination operand.

摘要翻译： 描述车道内向量随机操作。 在一个实施例中，混洗指令指定每通道控制位，源操作数和目的地操作数的字段，这些操作数具有相应的通道，每个通道被划分为多个数据元素的相应部分。 根据每通道控制位，从源操作数的每个通道的相应部分中选择数据元素的集合。 这些集合的元素被复制到目标操作数的每个通道的相应部分中的指定字段。 混洗指令的另一实施例还指定第二源操作数，所有操作数具有被划分为多个数据元素的相应通道。 根据每通道控制位选择的集合包含来自第一源操作数的每个通道部分的数据元素和来自第二源操作数的每个对应通道部分的数据元素。 将元素复制到目标操作数的每个通道中的指定字段。