公开(公告)号：US20050262492A1

公开(公告)日：2005-11-24

申请号：US10837330

申请日：2004-04-30

申请人： F. Goetting ,  John McGrath ,  Anthony Collins

发明人： F. Goetting ,  John McGrath ,  Anthony Collins

IPC分类号： G01R31/3185 ,  G06F9/45

CPC分类号： G01R31/318536

摘要： Method and apparatus for a dynamically reconfigurable system monitor (20) are described. A system monitor (20) has registers (206) accessible via a reconfiguration port (201). At least one of the registers may be dynamically reconfigured via the reconfiguration port (201) to select a channel to be monitored or to store an alarm value to be used in monitoring by the system monitor (20). Additionally, the system monitor (20) may be embedded in a columnar block architecture.

摘要翻译： 描述了用于动态可重构系统监视器（20）的方法和装置。 系统监视器（20）具有经由重新配置端口（201）可访问的寄存器（206）。 可以经由重新配置端口（201）来动态地重新配置寄存器中的至少一个，以选择要监视的通道或存储要由系统监视器（20）监视的警报值。 另外，系统监视器（20）可以嵌入在柱状块体系结构中。

公开(公告)号：US20050248364A1

公开(公告)日：2005-11-10

申请号：US10837331

申请日：2004-04-30

申请人： Vasisht Vadi ,  David Schultz ,  John Logue ,  John McGrath ,  Anthony Collins ,  F. Goetting

发明人： Vasisht Vadi ,  David Schultz ,  John Logue ,  John McGrath ,  Anthony Collins ,  F. Goetting

IPC分类号： H03K19/177

CPC分类号： H03K19/17752 ,  H03K19/17732 ,  H03K19/17756 ,  H03K19/1776

摘要： Method and apparatus for dynamic configuration of function block logic of an integrated circuit is described. The integrated circuit includes a reconfiguration port coupled to a controller. The controller is coupled to an array of memory cell. A portion of the array of memory cells is coupled for read/write communication with the controller, and another portion of the array of memory cells is not coupled for read/write communication with the controller. The portion of the array of memory cells is configurable at an operational frequency of the integrated circuit for dynamic reconfiguration of the function block logic of the integrated circuit.

摘要翻译： 描述了用于集成电路的功能块逻辑的动态配置的方法和装置。 集成电路包括耦合到控制器的重配置端口。 控制器耦合到存储器单元的阵列。 存储器单元阵列的一部分被耦合用于与控制器的读/写通信，并且存储器单元阵列的另一部分不耦合用于与控制器的读/写通信。 存储器单元阵列的部分可以在集成电路的工作频率下配置，用于集成电路的功能块逻辑的动态重新配置。

公开(公告)号：US20050246520A1

公开(公告)日：2005-11-03

申请号：US10836961

申请日：2004-04-30

申请人： Vasisht Vadi ,  David Schultz ,  John Logue ,  John McGrath ,  Anthony Collins ,  F. Goetting

发明人： Vasisht Vadi ,  David Schultz ,  John Logue ,  John McGrath ,  Anthony Collins ,  F. Goetting

IPC分类号： G06F7/38 ,  H03K19/177

CPC分类号： H03K19/17776 ,  H03K19/17744 ,  H03K19/17752 ,  H03K19/1776 ,  H03K19/17764

摘要： Method and apparatus for an interface to a system monitor (1600) is described. A controller (102) accessible via a port interface thereof (110) is configured for read/write access to configuration memory cells (1500) and for read access to status registers (1602). The configuration memory cells (1500) are addressable via a first address space, and the status registers (1602) are addressable via a second address space different from the first address space. The port interface (110) is configured to receive a plurality of signals including a data address signal (124) and a data clock signal (121). The data address signal (124) has address information for accessing either the first address space or the second address space.

摘要翻译： 描述了用于系统监视器（1600）的接口的方法和装置。 经由其端口接口（110）可访问的控制器（102）被配置用于对配置存储器单元（1500）进行读/写访问以及对状态寄存器（1602）的读取访问。 配置存储器单元（1500）可通过第一地址空间寻址，并且状态寄存器（1602）可通过与第一地址空间不同的第二地址空间来寻址。 端口接口（110）被配置为接收包括数据地址信号（124）和数据时钟信号（121）的多个信号。 数据地址信号（124）具有访问第一地址空间或第二地址空间的地址信息。

公开(公告)号：US20050242834A1

公开(公告)日：2005-11-03

申请号：US10836841

申请日：2004-04-30

申请人： Vasisht Vadi ,  David Schultz ,  John Logue ,  John McGrath ,  F. Goetting ,  Anthony Collins

发明人： Vasisht Vadi ,  David Schultz ,  John Logue ,  John McGrath ,  F. Goetting ,  Anthony Collins

IPC分类号： H03K19/173

CPC分类号： H03K19/173

摘要： Method and apparatus for sub-frame bit access for reconfiguring a logic block of a programmable logic device is described. A reconfiguration port in communication with a controller is provided. The controller is in communication with configuration memory for configuring the logic block. Configuration information is provided via the reconfiguration port. A single data word stored in the configuration memory is read via the controller, modified with the configuration information, and written back into configuration memory. Accordingly, by reading a single data word, in contrast to an entire frame, on-the-fly reconfiguration is facilitated.

摘要翻译： 描述了用于重配置可编程逻辑器件的逻辑块的子帧位访问的方法和装置。 提供与控制器通信的重新配置端口。 控制器与用于配置逻辑块的配置存储器通信。 配置信息通过重配置端口提供。 通过控制器读取存储在配置存储器中的单个数据字，用配置信息进行修改，并写回到配置存储器中。 因此，通过读取单个数据字，与整个帧相反，便于实时重新配置。

公开(公告)号：US20050242835A1

公开(公告)日：2005-11-03

申请号：US10836960

申请日：2004-04-30

申请人： Vasisht Vadi ,  David Schultz ,  John Logue ,  John McGrath ,  Anthony Collins ,  F. Goetting

发明人： Vasisht Vadi ,  David Schultz ,  John Logue ,  John McGrath ,  Anthony Collins ,  F. Goetting

IPC分类号： H03K19/173

CPC分类号： H03K19/173

摘要： Method and apparatus for a controller for dynamic configuration is described. The controller comprises a port interface, a read/write interface, and a plurality of flip-flops. The flip-flops, couple the port interface to the read/write interface. The port interface is configured to receive a plurality of signals, where portion of the plurality of signals are pipelined through the plurality of flip-flops responsive to a data clock signal of the plurality of signals. This facilitates reading and writing to storage elements at a rate which is at least approximately a frequency of the data clock signal while operating a device at approximately such frequency in which the controller is instantiated.

摘要翻译： 描述了用于动态配置的控制器的方法和装置。 控制器包括端口接口，读/写接口和多个触发器。 触发器将端口接口耦合到读/写接口。 端口接口被配置为接收多个信号，其中响应于多个信号的数据时钟信号，多个信号的部分通过多个触发器流水线化。 这便于以大约这样的控制器被实例化的频率操作设备的速率，以至少近似于数据时钟信号的频率的速率读取和写入存储元件。

公开(公告)号：US20050242836A1

公开(公告)日：2005-11-03

申请号：US10837135

申请日：2004-04-30

申请人： F. Goetting ,  John Jennings ,  Anthony Collins ,  Patrick Quinn

发明人： F. Goetting ,  John Jennings ,  Anthony Collins ,  Patrick Quinn

IPC分类号： G01R31/3167 ,  G01R31/3185 ,  H03K19/177

CPC分类号： H03K19/17732 ,  G01R31/3167 ,  G01R31/318516

摘要： Method and apparatus for a system monitor (20) embedded in a programmable logic device (10, 50, 60) are described. The system monitor (20) includes a dynamic reconfiguration port interface (205) for configuring or reconfiguring the system monitor (20) during operation thereof. The system monitor (20) includes an analog-to-digital converter (200) which is reconfigurable responsive to input via a dynamic reconfiguration port (201).

摘要翻译： 描述嵌入可编程逻辑器件（10,50,60）中的系统监视器（20）的方法和装置。 系统监视器（20）包括用于在其操作期间配置或重新配置系统监视器（20）的动态重新配置端口接口（205）。 系统监视器（20）包括响应于经由动态重新配置端口（201）的输入而被重新配置的模数转换器（200）。

公开(公告)号：US20070115024A1

公开(公告)日：2007-05-24

申请号：US11590336

申请日：2006-10-31

申请人： F. Goetting ,  John Jennings ,  Anthony Collins ,  Patrick Quinn

发明人： F. Goetting ,  John Jennings ,  Anthony Collins ,  Patrick Quinn

IPC分类号： H03K19/003

CPC分类号： H03K19/17732 ,  G01R31/3167 ,  G01R31/318516

摘要： Method and apparatus for a system monitor embedded in a programmable logic device are described. The system monitor includes a dynamic reconfiguration port interface for configuring or reconfiguring the system monitor during operation thereof. The system monitor includes an analog-to-digital converter which is reconfigurable responsive to input via a dynamic reconfiguration port.

摘要翻译： 描述嵌入可编程逻辑器件中的系统监视器的方法和装置。 系统监视器包括用于在其操作期间配置或重新配置系统监视器的动态重新配置端口接口。 系统监视器包括可经由动态重新配置端口响应于输入而重新配置的模数转换器。

公开(公告)号：US20070040717A1

公开(公告)日：2007-02-22

申请号：US11590023

申请日：2006-10-31

申请人： F. Goetting ,  John Jennings ,  Anthony Collins ,  Patrick Quinn

发明人： F. Goetting ,  John Jennings ,  Anthony Collins ,  Patrick Quinn

IPC分类号： H03M1/10

CPC分类号： H03K19/17732 ,  G01R31/3167 ,  G01R31/318516

摘要： Method and apparatus for a system monitor embedded in a programmable logic device are described. The system monitor includes a dynamic reconfiguration port interface for configuring or reconfiguring the system monitor during operation thereof. The system monitor includes an analog-to-digital converter which is reconfigurable responsive to input via a dynamic reconfiguration port.